用于联合改变材料、单元工艺和工艺顺序的方法和装置制造方法及图纸

提供一种利用材料、单元工艺、和工艺顺序的改变分析和优化半导体制造技术的方法。在该方法中，分析半导体制造工艺顺和构造的子集用于优化。在执行制造工艺顺序子集期间，改变用于创建某种结构的材料、单元工艺、和工艺顺序。在联合处理期间，在半导体衬底的离散区域之间改变材料、单元工艺或工艺顺序，其中在每一区域内，该工艺产生基本均匀或一致的结果，该结果代表商品半导体制造过程的结果。还提供一种用于优化工艺顺序的设备。

【技术实现步骤摘要】
【国外来华专利技术】用于联合改变材料、单元工艺和工艺顺序的方法和装置
技术介绍
集成电路(IC)半导体器件、平板显示器、光电子器件、数据存储 器件、磁电子器件、磁光器件、封装器件等的制造需要许多单元工艺步骤的整合和顺序。例如，IC制造典型地包括一系列处理步骤，诸如清洁、表面制备、沉积、光刻、图案成形、蚀刻、平坦化、注入、热退火以及 其它相关的单元处理步骤。单元处理步骤的准确顺序和整合能够形成满 足诸如速度、功耗、成品率和可靠性这种所需性能规格的功能器件。而 且，出于生产率和成本利益的考虑，在每个单元处理步骤中为了适应每个衬底上更多的ICs,在器件制造中所使用的设备和装置一直在发展以便 能够实现处理一度增大的衬底尺寸，例如趋向12英寸(300毫米)直径 的晶圓。提高生产率和降低制造成本的其它方法包括使用批式反应器 (batch reactors )，由此可并列处理多个单片^于底。在这些处理步骤中，衬底所形成的物理、化学、电学等性质相同。均匀处理单片衬底和/或一 系列单片衬底的能力对于制造效率和成本 效益以及可重复性和控制是有利的。然而，由于使用相同的材料、工艺 和工艺顺序整合流程而名义上使整个衬底相同，所以在优化、合才各化、 或研究新材料、新工艺和/或新工艺顺序整合流程时，均匀处理整个衬底的变化。因此，传统处理技术下的整个晶圓均匀处理导致每个衬底上仅 有较少的数据点、需较长的时间来收集大量的各种数据、以及与获得这 种数据相关的较高成本。因而，为了更有效地评价半导体制造工艺中的替代材料、工艺和工艺顺序整合流程，需要能够更有效地筛选和分析作用于村底的一组材料、 工艺和工艺顺序整合流程。
技术实现思路
本专利技术的实施例提供一种用于筛选半导体制造过程的方法和系统， 该方法和系统用于筛选具有多种可能的材料、工艺和工艺顺序的半导体 制造过程，从而获得最佳制造方法或整合工艺、或者相对小的最佳制造 方法集。下面描述几个有创造性的本专利技术实施例。在本专利技术的一方面中，提供一种利用材料、单元工艺、和工艺顺序 的改变来分析和优化半导体制造技术的方法。在该方法中，分析半导体 制造工艺顺序和构造的子集用于优化。在执行制造工艺顺序子集期间， 改变用于创建某种结构的材料、单元工艺、和工艺顺序。例如，可通过层。在联合处理期间，在半导体衬底的离散区域之间改变材料、单元工 艺或工艺顺序，其中在每一区域内，该工艺产生基本均匀或一致的结果， 该结果代表商品半导体制造过程的结果。此外，以可控方式引入变化， 使得测试将会确定因变化而引起的任何差异，而不必涉及引起测试异常 的外部因素。在一个实施例中，为了系统优化半导体制造过程的材料、单元工艺 和工艺顺序，在联合工艺顺序期间定义初级、二级、和三级筛选标准。 在另一个实施例中，在筛选期间，对每一区域中的结构、结构系列或部 分结构的物理、化学、电、磁等性质进行测试。基于该测试的结果，实 施进一步的筛选，其中具有所需特性的材料、单元工艺、和工艺顺序被 保留，而不具有所需特性的其它材料、单元工艺、和工艺顺序被排除。 一旦具有所需特性的材料、单元工艺、和工艺顺序的一部分被确定，那 么可用传统方式即非联合地实施这些方面，而材料、单元工艺、和工艺 顺序的其它方面可被联合改变。反复重复这种工艺最后获得最优化的半 导体制造工艺顺序，与材料中心论的观点相反，本专利技术方法考虑了工艺 和工艺顺序的相互影响。在本专利技术的另 一方面，提供一种用于优化适于制造产品晶圆的工艺 顺序的设备，其中的产品晶圆可包含定义于其上的器件。在一个实施例 中，产品晶圆尺寸至少6英寸，然而可以是直径小于或大于6英寸的任 何适当尺寸或形状。所述设备包括连接有多个模块的主机。模块之一是 联合处理模块。通过联合模块，在正被处理的晶圆的区域之间可改变工 艺顺序的序列、单元工艺、工艺条件、和/或材料。在一个实施例中，主 机包括联合处理模块和传统处理模块。所述模块被设置为根据工艺顺序 序列在半导体衬底上定义结构。在联合处理模块中实施工艺顺序序列的 一个或多个工艺。通过联合处理模块在半导体衬底的离散区域中改变在 联合^t块中所实施的一个工艺或多个工艺。结合附图、根据以下详细说明，本专利技术的其它方面将变得明显，通 过示例的方式说明了本专利技术的原理。附图说明结合附图，通过以下详细说明会容易理解本专利技术。类似的附图标记 表示类似的部件。图1是简化示意图，其示出了根据本专利技术 一 个实施例的包括了场所隔离处理(site isolated processing)和/或传统处理的联合工艺顺序整合的一 般方法；图2A-C是简化示意图，其示出了根据本专利技术一个实施例的隔离和稍 重叠的区域；图3是简化示意图，其示出了根据本专利技术 一个实施例的用于筛选工艺 的测试层次；图4是筒化示意图，其示出了根据本专利技术一个实施例的筛选工艺的概 观，该筛选工艺用于评价半导体器件制造中的材料、工艺、和工艺顺序；图5A和5B是简化示意图，其示出了根据本专利技术一个实施例的集成 高效率组合(HPC)系统；图6是流程图，其示出了根据本专利技术一个实施例的用于为半导体制造 工艺选择优化工艺顺序的方法过程；图7是简化示意图，其示出了根据本专利技术 一个实施例的为了评价包括 场所隔离处理的工艺顺序整合而整合具有传统处理的联合工艺的具体例子；图8A和8B示出了根据本专利技术一个实施例的在此描述的应用于铜覆 盖层的筛选工艺的典型流程；图9A-9C示出了根据本专利技术一个实施例的筛选工艺在栅层叠结构的 工艺顺序中的应用；图10A和10B示出了根据本专利技术一个实施例的用于评价存储器的金 属-绝缘层-金属(MIM)结构的典型筛选技术；图ll示出了根据本专利技术一个实施例的衬底的简化的横截面图，该衬 底具有出于筛选的目的由联合工艺顺序定义的结构。具体实施例方式在此描述的实施例提供了用于评价材料、单元工艺和工艺整合顺序 的方法和系统，以提高半导体制造过程。然而，对本领域技术人员来说 显然，没有这些具体细节中的一些或所有也可实施本专利技术。在其它实例 中，熟知的工艺过程没有详细说明，以免不必要地造成本专利技术的不清楚。在此描述的实施例能够实现联合技术在工艺顺序整合中的应用，以 便通过考虑单元制造过程、通常影响这种单元制造过程的工艺条件、以 及在单元制造过程中所利用的组件的材料特性之间的相互影响而达到全 局最佳顺序的半导体制造过程。而不是仅考虑局部最佳效果，即，孤立 考虑每一单元制造过程的最佳条件和材料，下面描述的实施例考虑了在 制造半导体器件时因所执行的大量处理过程和所执行的这种大量处理过 程的顺序而引起的相互影响。因而，衍生出全局最佳顺序，并且作为该 衍生的一部分，也考虑最佳顺序的单元工艺、单元工艺参数和在该单元 工艺过程中所用的材料。下面进一步描述的实施例分析了用于制造半导体器件的整个工艺顺 序的一部分或子集。 一旦工艺顺序的子集被确定用于分析，则执行联合 工艺顺序整合测试来优化用于构建那部分器件或结构的材料、单元工艺和工艺顺序。在此处所描述的一些实施例的处理期间，在处理过的半导 体衬底上形成结构，该结构等同于在半导体器件的实际生产期间所形成 的结构。例如，这种结构可包括但不限于沟槽、通孔、互连线、覆盖 层、掩膜层、二极管、存储元件、栅层叠、晶体管、或任何其它系列的 层，或者形成基于半导体芯本文档来自技高网...

【技术保护点】
一种用于评价适于制造器件的材料、单元工艺、和工艺顺序的方法，其包括：　通过改变材料、单元工艺或工艺顺序中之一用联合方式处理第一衬底上的区域；　测试所述第一衬底上的该处理过的区域；　基于所述第一衬底上的所述处理过的区域的测试 结果，通过改变单元工艺或工艺顺序中之一用联合方式处理第二衬底上的区域；以及　测试所述第二衬底上的该处理过的区域。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：托尼P江，戴维E拉佐夫斯凯，库尔特魏纳，格斯平托，托马斯布西埃，萨莎格雷尔，
申请(专利权)人：分子间公司，
类型：发明
国别省市：US[美国]