存储器制造技术

本发明专利技术提供了一种存储器。针对边缘位置的第一位线，使其靠近记忆体区的一侧设置有第一绝缘接触柱，以及靠近周边区的一侧设置有第二绝缘接触柱，从而使第一绝缘接触柱和对应的有源区(即，位于边缘位置的有源区)之间为电性绝缘，进而使得所形成的位于边缘位置的存储单元构成非功能性存储单元。如此，即避免了边缘位置的非功能性存储单元由于其性能异常而对存储器的器件性能造成不利影响。储器的器件性能造成不利影响。储器的器件性能造成不利影响。

【技术实现步骤摘要】
存储器


[0001]本专利技术涉及半导体
，特别涉及一种存储器。

技术介绍

[0002]存储器，例如动态随机存储器(Dynamic Random Access Memory， DRAM)，其通常具有存储单元阵列，所述存储单元阵列中包括多个呈阵列式排布的存储单元。以及，所述存储器还具有多条位线，每一位线分别与相应的存储单元电性连接，并且所述存储器还包括存储电容器，所述存储电容器用于存储代表存储信息的电荷，以及所述存储单元可通过一节点接触部电性连接所述存储电容器，从而实现各个存储单元的存储功能。
[0003]目前，基于现有的半导体制备工艺，在制备存储单元阵列时位于边缘位置的存储单元容易有性能不足的问题，从而使得整个存储器的器件性能容易受到影响。

技术实现思路

[0004]本专利技术的目的在于提供一种存储器，以解决现有的存储器其边缘位置的存储器容易出现性能不足，从而影响存储器性能的问题。
[0005]为解决上述技术问题，本专利技术提供一种存储器，包括：
[0006]衬底，所述衬底上定义有记忆体区和周边区，所述周边区位于所述记忆体区的外侧，以及所述衬底的所述记忆体区中形成有多个有源区；
[0007]位线组，形成在所述衬底的所述记忆体区中，所述位线组包括多条沿着预定方向延伸的位线，所述位线与所述多个有源区中对应的有源区相交，以及所述位线组中排布在边缘位置的位线构成第一位线，所述位线组中位于所述第一位线远离周边区一侧的位线构成第二位线；以及，
[0008]在所述第一位线靠近所述第二位线的一侧设置有第一绝缘接触柱，在所述第一位线远离所述第二位线的一侧上设置有第二绝缘接触柱，所述第一绝缘接触柱形成在记忆体区中并和相接触的有源区电性绝缘，所述第二绝缘接触柱形成在周边区中，并且所述第一绝缘接触柱的顶表面还高于所述第二绝缘接触柱的顶表面。
[0009]可选的，所述存储器还包括隔离层，所述隔离层覆盖所述位线的顶表面，以及所述隔离层中覆盖在所述第一位线上的部分构成第一隔离部。
[0010]可选的，所述第一绝缘接触柱的顶表面与所述第一隔离部的顶表面齐平，所述第二绝缘接触柱的顶表面低于所述第一隔离部的顶表面。
[0011]可选的，在所述第一绝缘接触柱的顶表面上还形成有第一电性传导层，所述第一电性传导层覆盖所述第一绝缘接触柱的顶表面并往远离所述第二位线的方向横向延伸至所述第一隔离部上。
[0012]可选的，所述第一隔离部中被所述第一电性传导层覆盖的第一部分高出于所述第一隔离部中未被所述第一电性传导层覆盖的第二部分，所述第一部分的侧壁和所述第二部分的顶表面连接而呈现为台阶状结构。
[0013]可选的，所述存储器还包括间隔绝缘层，所述间隔绝缘层中形成在第一隔离部上的部分构成间隔侧墙，所述间隔侧墙形成在所述第二部分的顶表面上并覆盖所述第一部分的侧壁。
[0014]可选的，在所述第二位线的至少一侧边上设置有第二接触部，所述第二接触部包括导电接触层和第二电性传导层，所述导电接触层形成在所述衬底上并和相接触的有源区电性连接，所述第二电性传导层形成在所述导电接触层上。
[0015]可选的，所述第二接触部的所述导电接触层的顶表面低于所述位线的顶表面。
[0016]可选的，所述第二电性传导层形成在所述导电接触层上并沿着高度方向向上延伸，以使所述第二电性传导层的顶表面和所述第一电性传导层的顶表面齐平。
[0017]可选的，所述隔离层中覆盖在所述第二位线上的部分构成第二隔离部，并且所述第二接触部的顶表面高出于所述第二隔离部的顶表面。
[0018]可选的，所述存储器还包括间隔绝缘层，所述间隔绝缘层形成在所述隔离层上，其中所述间隔绝缘层中形成在第二隔离部上的部分构成间隔填充部，所述间隔填充部形成在相邻的第二接触部之间，以及所述间隔填充部还形成在所述第一绝缘接触柱和所述第二接触部之间。
[0019]可选的，所述周边区与所述记忆体区相接的区域中形成有沟槽隔离结构，所述第二绝缘接触柱与沟槽隔离结构相接触。
[0020]可选的，所述第一位线的宽度尺寸大于所述第二位线的宽度尺寸。
[0021]在本专利技术提供的存储器中，针对边缘位置的第一位线，使其靠近记忆体区的一侧设置有第一绝缘接触柱，以及靠近周边区的一侧设置有第二绝缘接触柱，从而使得由对应的有源区(即，位于边缘位置的有源区)所形成的位于边缘位置的存储单元构成非功能性存储单元。如此，即避免了边缘位置的非功能性存储单元由于其性能异常而对存储器的器件性能造成不利影响。
附图说明
[0022]图1为本专利技术实施例一中的存储器其示意出位线组的版图结构；
[0023]图2a为本专利技术实施例一中的存储器其形成有位线组的剖面示意图；
[0024]图2b为本专利技术实施例一中的存储器其形成有节点接触部的剖面示意图；
[0025]图2c为本专利技术实施例一中的存储器其形成有间隔绝缘层的剖面示意图；
[0026]图3为本专利技术实施例一中的存储器的形成方法的流程示意图；
[0027]图4a～图4e为本专利技术实施例一中的存储器在其制备过程中的结构示意图；
[0028]图5为本专利技术实施例二中的存储器的剖面示意图。
[0029]其中，附图标记如下：
[0030]100
‑
衬底；
[0031]100A
‑
记忆体区；
[0032]100B
‑
周边区；
[0033]110
‑
第一沟槽隔离结构；
[0034]120
‑
第二沟槽隔离结构；
[0035]200
‑
位线组；
[0036]200a
‑
第一位线导电层；
[0037]200b
‑
第二位线导电层；
[0038]200c
‑
第三位线导电层；
[0039]200d
‑
位线遮蔽层；
[0040]200e
‑
隔离侧墙；
[0041]210
‑
第一位线；
[0042]220
‑
第二位线；
[0043]310
‑
第一隔离部；
[0044]320
‑
第二隔离部；
[0045]400a
‑
第一导电材料层；
[0046]400b
‑
第二导电材料层；
[0047]410
‑
第一接触部；
[0048]410a
‑
第一绝缘接触柱；
[0049]410b
‑
第一电性传导层；
[0050]420
‑
第二接触部；
[0051]420a
‑
导电接触层；
[0052]420b
‑
第二电性传导本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器，其特征在于，包括：衬底，所述衬底上定义有记忆体区和周边区，所述周边区位于所述记忆体区的外侧，以及所述衬底的所述记忆体区中形成有多个有源区；位线组，形成在所述衬底的所述记忆体区中，所述位线组包括多条沿着预定方向延伸的位线，所述位线与所述多个有源区中对应的有源区相交，以及所述位线组中排布在边缘位置的位线构成第一位线，所述位线组中位于所述第一位线远离周边区一侧的位线构成第二位线；以及，在所述第一位线靠近所述第二位线的一侧设置有第一绝缘接触柱，在所述第一位线远离所述第二位线的一侧上设置有第二绝缘接触柱，所述第一绝缘接触柱形成在记忆体区中并和相接触的有源区电性绝缘，所述第二绝缘接触柱形成在周边区中，并且所述第一绝缘接触柱的顶表面还高于所述第二绝缘接触柱的顶表面。2.如权利要求1所述的存储器，其特征在于，所述存储器还包括隔离层，所述隔离层覆盖所述位线的顶表面，以及所述隔离层中覆盖在所述第一位线上的部分构成第一隔离部。3.如权利要求2所述的存储器，其特征在于，所述第一绝缘接触柱的顶表面与所述第一隔离部的顶表面齐平，所述第二绝缘接触柱的顶表面低于所述第一隔离部的顶表面。4.如权利要求2所述的存储器，其特征在于，在所述第一绝缘接触柱的顶表面上还形成有第一电性传导层，所述第一电性传导层覆盖所述第一绝缘接触柱的顶表面并往远离所述第二位线的方向横向延伸至所述第一隔离部上。5.如权利要求4所述的存储器，其特征在于，所述第一隔离部中被所述第一电性传导层覆盖的第一部分高出于所述第一隔离部中未被所述第一电性传导层覆盖的第二部分，所述第一部分的侧壁和所述第二部分的顶表面连接而呈现为台阶状...

【专利技术属性】
技术研发人员：赖惠先，林昭维，朱家仪，童宇诚，吕前宏，
申请(专利权)人：福建省晋华集成电路有限公司，
类型：发明
国别省市：