用于沟槽隔离的本征吸杂的方法技术

本发明专利技术公开了一种用于沟槽隔离的本征吸杂的方法，在硅片上定义出沟槽；然后用化学药液进行清洗，在所述沟槽内生长衬垫氧化层；在氮气、氩气或者氨气或者是它们的混合气体下快速热退火，并快速冷却，接着在所述氧化层上再缓慢生长一层第二氧化层；采用高密度等离子化学气相沉积的方法在所述沟槽内填充氧化物；对所填充的氧化物在高温下致密化；最后去除高出硅片表面的氧化物实现平坦化。本发明专利技术能够降低经历沟槽隔离工艺后的硅片的缺陷密度，同时兼容现有的半导体集成电路工艺方法，操作简便。

【技术实现步骤摘要】

本专利技术涉及一种半导体集成电路的制作工艺方法，特别是涉及一种在 半导体集成电路制作工艺过程中，。
技术介绍
随着半导体集成电路特征尺寸的进一步缩小，沟槽隔离(Trench Isolation, TI)工艺被普遍采用。常规的STI (浅沟槽隔离)集成工艺 包括，首先在硅片上刻蚀定义出一个沟槽；然后用化学药液清洗去除刻蚀 副产物、颗粒和沟槽表面的不希望存在的微量元素，进入高温炉管生长一 层氧化层以消除刻蚀带来的硅衬底的损伤;接着用高密度等离子化学气相 沉积(High Density Plasma Chemical Vapor Deposition, HDPCVD)的 方法在沟槽内部填充氧化物(同时硅片表面也覆盖了氧化物，如图4c); 然后在高温下对填充氧化层进行致密化；最后用化学机械抛光(Chemical Mechanical Polish, CMP)去除高出氮化硅表面的氧化物(CMP磨到氮化 硅，参见图4d)以平坦化。随后再进入后续的集成电路加工工艺。图1 表示出了这种常规的沟槽隔离工艺控制流程。但是现在这种常规的沟槽隔离工艺遇到了瓶颈一漏电，漏电来源于原 始硅片制作和集成电路加工过程中引入的缺陷，主要有两个方面第一，原始硅片的制作过程中产生的原生缺陷。原始硅片制作一般采 用直拉法(以下简称CZ法)在石英坩锅中完成，过程中不断有氧气氛渗入硅内，同时硅单晶的冷却一般都大于热平衡速度，导致最终的硅片中存 在超过合理浓度的氧杂质和体缺陷。氧与空位作用产生氧沉淀(0precipitates,参见图3a中B所指示的位置)；由于氧化层体积膨胀会引 入间隙，所以导致产生位错(dislocation)和层错(Stack Fault, SF， 参见图3a中A所指示的位置)，但同时氧沉淀又可以吸附金属杂质；其他 空位达到一定浓度会聚集形成硅片体内和表面空洞(如原生缺陷 —Crystal-Originated-Particle, C0P，参见图3a中C禾口 D所指示的位 置；块状缺陷一Micro-Bulk-Defect, BMD)等等。这些氧沉淀、位错、层 错以及空洞缺陷在随后的集成电路加工工艺中继续发展，如果扩散到电路 工作区域，就是一个重要的漏电来源。另一方面由于一些加工工艺(如沟 槽隔离工艺)导致表面形貌变化， 一些原来位于体内的缺陷逐渐显露到硅 片表面(参见图3a至图3b)，这又是一个漏电的来源。第二，在后续集成电路加工过程中，由不恰当的制造工艺引入的位于 硅片(即硅衬底)和硅片与氧化层界面的缺陷，主要的缺陷有氧化诱生堆 垛层错(Oxide Induced Stack Fault,以下简称层错)和位错。如图2 所示的位于F、 G和H的位置的位错和层错会造成很大的漏电。其中位置 F为N型掺杂区与P型硅衬底的PN结界面，G和H均为沟槽的下部转角氧 化硅与硅片的界面，H贯穿了整个下角。产生这些缺陷的主要原因之一是STI工艺。参见图4所示，其中，图 4a为原始硅片经过反应离子刻蚀形成沟槽，图中M和N位置为内外转角， 此处是应力集中的部位，也是将来产生大量位错和层错的主要部位。同时， 由于沟槽表面长时间暴露在等离子体下，表面有很浅的一个等离子体损伤层，等离子体产生的远紫外光辐照穿透硅片表面，在硅片内部产生一些辐 照缺陷--空位和间隙对。为了消除表面的等离子体损伤和内部的空位缺 陷，如图4b所示引入了高温炉管氧化，通过这个过程，损伤转变成一层非晶的氧化层，同时氧化过程中氧化层体积大约膨胀2.25倍，向硅衬底 注入大量间隙；接着用HDPCVD的方法填充氧化物，并且高温下致密化。 由于硅的热膨胀系数大约比二氧化硅大十倍，所以当高温冷却下来时，硅 衬底收縮量远远大于氧化物，导致图4c中位置P为张应力，Q为压应力。 张应力会聚集大量空位，也就是说，在图4c中位置Q处的空位浓度高于 其他地方。在某些严重的情况下，应力最为集中的地方，如转角处(参见 图4a中位置P处)位错和层错就产生了 。图5为实际中观察到的缺陷(位 错)。但是，大量研究已经证明，如果仅仅是这些缺陷还不容易产生大的漏 电，只有当这些缺陷处聚集了大量的金属杂质分布之后才会产生显著的漏 电。所以，为了降低漏电，除了降低缺陷密度，还要减少金属杂质在这些 地方的聚集，这就要用到本征内吸杂工艺。原始硅片厂商常用高_低-高的方法对硅片进行吸杂处理，常用的是 120CTC/2小时+80(TC/4小时+100(TC/16小时，第一步使氧充分溶解， 当冷却下求时，后两步将使过饱和的间隙氧缓慢析出，最后形成氧沉淀， 氧沉淀可以吸附金属杂质，发挥本征吸杂作用。
技术实现思路
本专利技术要解决的技术问题是提供一种用于沟槽隔离的本征吸杂的方 法，降低经历沟槽隔离工艺后的硅片的缺陷密度，同时兼容现有的半导体集成电路工艺方法，操作简便。为解决上述技术问题，本专利技术的包括 如下步骤首先在硅片上用化学反应离子刻蚀方法定义出沟槽；然后用 化学药液进行清洗，在所述沟槽内生长衬垫氧化层；在氮气、氩气或者氨 气或者是它们的混合气体下快速热退火，并快速冷却，接着在所述氧化层 上再缓慢生长一层第二氧化层;采用高密度等离子化学气相沉积的方法在 所述沟槽内填充氧化物；对所填充的氧化物在高温下致密化；最后采用化 学机械抛光去除高出硅片表面的氧化物实现平坦化。采用本专利技术的方法之后，可以继续实施后续的集成电路加工工艺， 直至完成半导体集成电路的加工。这样，最终沿着垂直硅片的方向，形 成从沟槽内表面到体内逐渐上升的空位浓度分布，在沟槽下面的区域形成 氧沉淀区，氧沉淀可以吸附金属杂质，发挥本征吸杂作用；同时沟槽内表 面形成一层洁净区，氧含量降低一个数量级，使表面无法形成氧沉淀，降 低了表面的金属杂质的浓度。采用本专利技术的方法会使由于原生缺陷和氧化诱生产生的缺陷密度大 大降低，从而最终减少电路漏电，提高了氧化物的质量，改善了可靠性。 与现有方法相比，本专利技术简单易行，缺陷密度低，氧化物质量高，而 且兼容现有工艺和设备，有很高的实用价值。 附图说明下面结合附图与具体实施方式对本专利技术作进一步详细的说明 图1是现有的沟槽隔离工艺方法流程图(一)；图2是采用图1所示的沟槽隔离工艺方法后产生的缺陷位置示意图;图3是原生缺陷以及在后续工艺中的变化示意图； 图4是现有的沟槽隔离工艺流程截面示意图5是采用图4所示的工艺流程后实际观察到的缺陷(位错)示意图； 图6是沟槽内空位浓度的理想分布及最终硅片缺陷分布示意图； 图7是本专利技术的工艺流程示意图。 具体实施例方式由于漏电限制了电路密度的提高，而且现有的沟槽隔离工艺方法所产 生的缺陷越来越变得不可接受，所以必须有新的工艺方法迸一步降低漏 电。漏电主要来源于半导体集成电路制造工艺中产生的硅衬底的缺陷，降 低硅衬底的缺陷是降低漏电主要应解决的问题。氧沉淀是一种有效的本征吸杂工艺，由于氧具有高的电负性使它在与 硅争夺金属杂质的过程中占了上风，如果氧沉淀位于有源区之外，金属杂 质就也被氧固定以沉淀的方式固定下来，不会对电路的漏电产生灾难性的 影响，同时提高了氧化层的质量，提高了可靠性。所以如果能够在远离有源区的地方形成氧沉淀而在表面电路工作区 域降低氧浓度将可以大大降低漏电，提高氧化物质量，改善可靠性。大量 本文档来自技高网...

【技术保护点】
一种用于沟槽隔离的本征吸杂的方法，包括如下步骤：首先在硅片上用化学反应离子刻蚀方法定义出沟槽；然后用化学药液进行清洗，其特征在于，在所述沟槽内生长衬垫氧化层；在氮气、氩气或者氨气或者是它们的混合气体下快速热退火，并快速冷却，接着在所述氧化层上再缓慢生长一层第二氧化层；采用高密度等离子化学气相沉积的方法在所述沟槽内填充氧化物；对所填充的氧化物在高温下致密化；最后采用化学机械抛光去除高出硅片表面的氧化物实现平坦化。

【技术特征摘要】
1、一种用于沟槽隔离的本征吸杂的方法，包括如下步骤首先在硅片上用化学反应离子刻蚀方法定义出沟槽；然后用化学药液进行清洗，其特征在于，在所述沟槽内生长衬垫氧化层；在氮气、氩气或者氨气或者是它们的混合气体下快速热退火，并快速冷却，接着在所述氧化层上再缓慢生长一层第二氧化层；采用高密度等离子化学气相沉积的方法在所述沟槽内填充氧化物；对所填充的氧化物在高温下致密化；最后采用化学机械抛光去除高出硅片表面的氧化物实现平坦化。2、 根据权利要求1所述的用于沟槽隔离的本征吸杂的方法，其特征 在...

【专利技术属性】
技术研发人员：陈俭，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：31[中国|上海]