形成用于半导体器件的层间电介质的方法技术

一种形成用于半导体器件的层间电介质的方法，该方法使气孔最少化。在用于形成用作层间电介质的ＰＭＤ氧化膜的过程中，由于在低压受控的气氛下添加ＴＥＯＳ杂质，从而提高了间隙填充特性。因此，使在ＰＭＤ氧化膜中的气孔最少化。结果，防止了接触孔通过气孔相互短路，并从而抑制了电流泄漏。此外，没必要实施快速热退火以提高ＰＭＤ氧化膜的密度，也没必要在平坦化之后沉积第二ＰＭＤ氧化膜。结果，可以简化制造工艺。

【技术实现步骤摘要】

本专利技术涉及一种。具 体地，本专利技术涉及一种， 该方法4吏用TEOS (正石圭f臾乙西旨(tetraethyl orthosilicate ))月莫通过^f氐 压化学气相沉积(low pressure chemical vapor deposition ) ( LPCVD ) 来形成用作层间电介质的PMD (多晶硅金属电介质(Poly Metal Dielectric))膜，从而提高间隙填充特性。
技术介绍
随着半导体器件的更高密度集成，设计规则要求器件图样被进 一步小型化。在器件之间刻蚀的间隙中沉积绝缘体以提供电绝缘已 经变得更加困难。因此，可以4吏用具有良好填充特性的化学气相沉 积(CVD)工艺。图1A到图1F示出了一种根据相关技术的用于半导体器件的制 造过程，且具体地，示出了一种形成层间电介质的方法。参照图1A, 可以在半导体衬底11上和/或上方形成栅极氧化膜12和栅极多晶硅 层13。然后，可以使用光刻胶图样通过曝光和刻蚀来选择性地去除 才册才及多晶石圭层13， /人而形成4册电4及。可以实施用于^f氐浓度离子注入的工艺以在栅极多晶硅层13的左侧和右侧形成LDD(轻掺杂漏本文档来自技高网...

【技术保护点】
一种方法，包括：　提供具有至少一个有源区的半导体衬底；　在所述半导体衬底的整个表面上方形成刻蚀停止膜；　使用正硅酸乙酯膜通过低压化学气相沉积来在所述刻蚀停止膜的整个表面上方形成作为层间电介质的氧化膜；以及然后　形成接 触孔以用于连接金属布线或所述半导体衬底的所述有源区。

【技术特征摘要】
KR 2007-12-3 10-2007-01244361. 一种方法，包括提供具有至少一个有源区的半导体衬底；在所述半导体衬底的整个表面上方形成刻蚀停止膜；使用正硅酸乙酯膜通过低压化学气相沉积来在所述刻蚀停止膜的整个表面上方形成作为层间电介质的氧化膜；以及然后形成接触孔以用于连接金属布线或所述半导体衬底的所述有源区。2. 根据权利要求1所述的方法，其中，形成刻蚀停止膜包括形成 氮化硅膜作为所述刻蚀停止膜。3. 根据权利要求1所述的方法，其中，形成刻蚀停止膜包括形成 氧化硅膜作为所述刻蚀停止膜。4. 根据权利要求1所述的方法，其中，形成刻蚀停止膜包括形成 SiON膜作为所述刻蚀停止膜。5. 根据权利要求1所述的方法，其中，首先沉积所述氧化膜作为 薄衬垫，以及然后沉积所述氧化膜达到所期望的厚度。6. 根据权利要求5所述的方法，其中，在提供具有至少一个有源 区的半导体衬底中，所述半导体衬底和所述有源区适合于形成 0.13|am到0.65(am的液晶显示器驱动集成电^各器件。7. 4艮据权利要求6所述的方法，进一步包4舌沉积具有在大约750 A到850A之间范围内的厚度的所述薄衬垫。8. 才艮据权利要求7所述的方法，进一步包括沉积具有在大约 7800A到10200 A之间范围内的期望厚度的所述氧化物。9. 根据权利要求5所述的方法，包括在所述接触孔中沉积活性金 属层。10. 根据权利要求9所述的方法，包括使所述活性金属层经受热处 理以形成石圭^f匕物。11. 根据权利要求10所述的方法，包括在真空的条件下实施所述 热处J里。1...

【专利技术属性】
技术研发人员：李振揆，
申请(专利权)人：东部高科股份有限公司，
类型：发明
国别省市：KR[韩国]