集成电路堆栈构造制造技术

本实用新型专利技术集成电路堆栈构造，包括一基板，设有一上表面及一下表面，该上表面形成有多数个第一电极，该下表面形成有多数个第二电极连接该对应的第一电极；一下层集成电路，设置于该基板的上表面，其上形成有多数个焊垫；多数条导线，其是电连接该芯片的焊垫至该基板的第一电极；一第一接着剂，涂设于该下层集成电路上，使其硬化，形成同样高度的圆点；一第二接着剂，涂布于该下层集成电路上，位于该第一接着剂四周；一上层集成电路，设置于该下层集成电路上，由该第一接着剂支撑，粘着于该第二接着剂上；多数条导线，电连接该上层集成电路至基板的第一电极电；及封胶层，是用以包覆该上、下层集成电路及导线。（*该技术在2016年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术为集成电路堆栈构造，特别是指一种可有效降低生产成本及使封装体积减小，使其更为实用。
技术介绍
在科技的领域，各项科技产品皆以轻、薄、短小为其诉求，因此，对于集成电路的体积是越小越理想，更可符合产品的需求。而以往集成电路即使体积再小，亦只能并列式地电连接于电路板上，而在有限的电路板面积上，并无法将集成电路的容置数量有效地提升，所以，欲使产品达到更为轻、薄、短小的诉求，将有其困难之处。因此，将若干个集成电路予以迭合使用，可达到轻、薄、短小的诉求，然而，当若干个集成电路迭合时，上层集成电路将会压到下层集成电路的导线，以致将影响到下层集成电路的讯号传递。所以，现有一种集成电路的堆栈构造，请参阅图1，其包括有一基板10、一下层集成电路12、一上层集成电路14、复数条导线16及一间隔层18。下层集成电路12是设置于基板10上，上层集成电路14是由间隔层18迭合于下层集成电路12上方，使下层集成电路12与上层积体电14形成一适当间距20，如是复数条导线16即可电连接于下层集成电路12边缘，使上层集成电路14迭合于下层集成电路12上时，不致于压损复数个导线16。如是，上述现有的集成电路的堆栈构造，其具有如下的缺点；即1.必需另外粘设一间隔层18，不但制造上较为不便，且制造成本相对提高。2.上层集成电路14必需打线于基板10，其打线距离较长，且所产生的线弧较大，较易产生断线的情形。有鉴于此，本技术人乃本着精益求精、创新突破的精神，至力于集成电路封装的研发，而专利技术出本技术集成电路的堆栈构造，使其更为实用。
技术实现思路
本技术的主要目的，在于提供一种集成电路堆栈构造，其具有便于制造的功效，以达到降低生产成本。本技术的又一目的，在于提供一种集成电路堆栈构造，其可有效防止下层集成电路在与上层集成电路在迭设时造成的损坏情形的产生，以达到提高封装良率的目的。为达上述的目的，本技术的特征在于包括一基板，其设有一上表面及一下表面，该上表面形成有多数个第一电极，该下表面形成有多数个第二电极连接该对应的第一电极；一下层集成电路，是设置于该基板的上表面，其上形成有多数个焊垫；多数条导线，其是电连接该芯片的焊垫至该基板的第一电极；一第一接着剂，是涂设于该下层集成电路上，并使其硬化，而形成同样高度的圆点；一第二接着剂，是涂布于该下层集成电路上，并位于该第一接着剂四周；一上层集成电路，是设置于该下层集成电路上，并由该第一接着剂支撑，且粘着于该第二接着剂上；多数条导线，是电连接该上层集成电路至基板的第一电极电；及封胶层，其是用以包覆该上、下层集成电路及导线。通过如上的构造组合，本技术具有如下的优点；1.其不必另行设置一间隔层，在制造上较为便利。2.在堆栈时因第一接着剂4已固化故可撑住上层集成电路而不会压损其下层集成电路。附图说明图1为现有集成电路堆栈构造示意图；图2为本技术集成电路堆栈构造的剖示图；图3为本技术集成电路堆栈构造的第一示图；图4为本技术集成电路堆栈构造的第二示图；图5为本技术集成电路堆栈构造的第三示意图。主要组件符号说明基板 30 下层集成电路 32 第一接着剂 34第二接着剂 3 多数条导线 36 上表面 38下表面 40 第一电极 44 第二电极 46焊垫 48 上层集成电路 49 封胶层 50具体实施方式请参阅图2，为本技术集成电路的堆栈构造的剖示图，其包括有一基板30、一下层集成电路32、一第一接着剂34、一第二接着剂35、多数条导线36、一上层集成电路49、一封胶层50，其中基板30设有一上表面38及一下表面40，上表面38的一侧形成有多数个第一电极44，下表面40形成有多数个第二电极46。一下层集成电路32，其上形成有多数个焊垫48，是设置于基板30的上表面38上，通过由复数条导线36电连接焊垫48于至基板30的第一电极44上。一第一接着剂34，其是涂布设于下层积体路32上，并使其烘烤硬化，而形成四个同样高度的圆点。一第二接着剂35，为环氧树脂(Epoxy)，是涂布于下层集成电路32上，并位于第一接着剂34四周。多数条导线36是电连接下层集成电路32至基板的第一电极44上。一上层集成电路49，是设置于该下层集成电路32上，并由该第一接着剂34支撑，进行烘烤，使其与该第二接着剂35相互粘结。一封胶层50，其是用以包覆该上、下层集成电路32及多数条导线36，进行烘烤固化。请参阅图3，为本技术集成电路的堆栈构造的第一示意图，基板30，其设有一上表面38及一下表面40，上表面38有多数个第一电极44，下表面40形成有多数个第二电极46。下层集成电路32，其上形成有多数个焊垫48，是设置于基板30的上表面38上，通过由复数条导线36电连接焊垫48于至基板30的第一电极44上。第一接着剂34，其是涂布设于下层积体路32上，并使其烘烤硬化，而形成四个同样高度的圆点。请参阅图4，为本技术集成电路的堆栈构造的第二示意图。首先提供一下层集成电路32，将第一接着剂34涂布于下层集成电路32上形成四个相对应同样高度的圆点，并使其烘烤硬化，再将第二接着剂35涂布于下层集成电路32上，并位于第一接着剂34四周，再以多数条导线36电连接下层集成电路32至基板30的第一电极44上。请参阅图5，为本技术集成电路的堆栈构造的第三示意图，将上层集成电路49迭设于下层积集成电路32上，并由第一接着剂34支撑进行烘烤，使其与第二接着剂35相互粘结。再以多数条导线36电连接上层集成电路49至基板30的第一电极44上。请配合参阅图2，为本技术集成电路的堆栈构造的制造方法示意图，其包括有一基板30、下层集成电路32、第一接着剂34、第二接着剂35、上层集成电路49、多数条导线44及封胶层50提供一基板30，其设有一上表面38及一下表面40，上表面形成40有多数个第一电极44，下表面40形成有多数个第二电极46连接对应的第一电极44。提供一下层集成电路32，是设置于基板30的上表面38上，其上形成有多数个焊垫48。提供多数条导线36，其是电连接下层集成电路32的焊垫48至该基板30的第一电极44。提供一第一接着剂34，是涂设于下层集成电路32上，进行烘烤固化，而形成四个同样高度的圆点。提供一第二接着剂35，是涂布于下层集成电路32上，并位于第一接着剂34四周。提供一上层集成电路49，是设置于下层集成电路32上，并由第一接着剂34支撑，进行烘烤，使其与第二接着剂35相互粘结。提供多数条导线36，是电连接上层集成电路49至基板30的第一电极44上；及提供一封胶层50，其是用以包覆该上、下层集成电路32及多数条导线36，进行烘烤固化。在较佳实施例的详细说中所提出的具体实施例仅为易于说明本技术的
技术实现思路
，并非将本技术狭意地限制于实施例，凡依本发的精神及以下申请专利范围的情况所作的种种变化实施均属本技术的范围。本文档来自技高网...

【技术保护点】
一种集成电路堆栈构造，其特征在于包括：　　　　一基板，其设有一上表面及一下表面，该上表面形成有多数个第一电极，该下表面形成有多数个第二电极连接该对应的第一电极；　　　　一下层集成电路，是设置于该基板的上表面，其上形成有感测区及多数个焊垫；　　　　多数条导线，其是电连接该芯片的焊垫至该基板的第一电极；　　　　一第一接着剂，是涂设于该下层集成电路上，并使其硬化，而形成同样高度的圆点；　　　　一第二接着剂，是涂布于该下层集成电路上，并位于该第一接着剂四周；　　　　一上层集成电路，是设置于该下层集成电路上，并由该第一接着剂支撑，且粘着于该第二接着剂上；　　　　多数条导线，是电连接该上层集成电路至基板的第一电极上；及　　　　封胶层，其是用以包覆该上、下层集成电路及导线。

【技术特征摘要】
1.一种集成电路堆栈构造，其特征在于包括一基板，其设有一上表面及一下表面，该上表面形成有多数个第一电极，该下表面形成有多数个第二电极连接该对应的第一电极；一下层集成电路，是设置于该基板的上表面，其上形成有感测区及多数个焊垫；多数条导线，其是电连接该芯片的焊垫至该基板的第一电极；一第一接着剂，是涂设于该下层集成电路上，并使其硬化，而形成同样高度的圆点；一第二接着剂，是涂布于该下层集成电路上，并位于该...

【专利技术属性】
技术研发人员：辛宗宪，
申请(专利权)人：胜开科技股份有限公司，
类型：实用新型
国别省市：71[中国|台湾]