离子注入掺杂区域平面显示方法技术

本发明专利技术是对半导体器件、电路芯片表面进行处理分析的重要方法。该方法是针对离子注入掺杂后，在芯片上不留任何痕迹这一困难而提出来的。它包括样品制备、显示液配方及操作程序三方面内容。该方法显示的成功率达１００％。具有适用范围广、对环境温度要求不高、无需添置专用显示设备，能同时显示图形与掺杂区深度等优点。（*该技术在2008年保护过期，可自由使用*）

【技术实现步骤摘要】
该专利技术属于半导体器件表面处理方法。剖析集成电路芯片，对版形进行分析，从而获得电路的设计构思，线路图，探讨光刻掩膜版图的合理性，对优化设计，缩短设计周期，加速集成电路新品开发是一条捷径。离子注入掺杂区域的平面结构显示技术也是电路剖析技术之一。这是集成电路版面分析前必不可少的重要手段。传统的集成电路掺杂工艺采用扩散方法。扩散的结果是，在芯片的表面将留下各道扩散时在光刻氧化层“窗口”的图形。其边缘有氧化层台阶。从“窗口”不同氧化层颜色可以判断不同的扩散区域，如基区、发射区、电阻区等等。随着集成电路向高速、低耗、大规模、高集成度方向发展，掺杂工艺逐渐由离子注入工艺所代替。无论是MOS电路，还是双极型电路都这样。离子注入掺杂工艺可以用光刻胶做掩蔽，掺杂离子能穿透薄氧化层，进行定域掺杂。但掺杂区边缘就不存在氧化层台阶，一旦注入完毕，去除光刻胶后，在芯片表面则不会留下任何光刻过的图形。这样，用离子注入制备的全离子注入晶体管、高阻值电阻等在集成电路芯片上都看不见，看不到基区、发射区及电阻，只留下电极引出的引线孔(或称电极接触孔)。对这类版面要进行分析是根本不可能的。附图说明图1是去除金属布线后的AM2901微处理器芯片局部照片。该电路有2000多个离子注入工艺制备的电阻。A1是一个电阻隔离岛，仅看到电阻端头，不见电阻图形。图3是SNALSTTL芯片局部照片。该电路由于采用全离子注入工艺，故看不出电阻和晶体管，只看见引线孔，其中A2、A3是二个电阻隔离岛，B1、B2是两个特殊结构管子。这一问题的存在，给芯片剖析工作增加了不少困难。据了解，有不少单位都在研究剖析工艺，但是有关离子注入掺杂区域显示技术方面，至今尚未见到公开介绍。本专利技术的目的是，提供一种简单易行的离子注入掺杂区域的平面结构显示方法。该专利技术方法包括样品制备，显示液配方，操作步骤三个方面。一、样品制备。样品即待显示的管芯，必须先从管座上取下来;然后去除芯片表面的一切介质复盖层如氮化硅、二氧化硅、金属层等;把Si片的表面暴露出来之后，用去离子水冲洗干净。这样芯片就可以待显示了。二、显示液的配方。配方分两步1.取下述比例的三氧化铬与水配制可贮存溶液。CrO3∶H2O＝0.4～0.6(克/毫升)该溶液可作贮存溶液贮存，一年之内有效。2.常用配方0.5～2单位体积上述贮存液加1单位体积浓度为40%的氢氟酸(HF)。该溶液随配随用，用完倒掉。三、显示操作步骤取一小塑料杯，盛入一定量的显示液(容量以浸没芯片为好);将芯片浸入显示液内约20分钟;取出芯片，用去离子水冲净显示液;用显微镜检查芯片图形，若图形不够清晰，可重复上面步骤。离子注入掺杂区平面显示技术，不需要进行特殊训练，不用添置任何设备。该方法已经多次实践，效果很好，成功率达100%，显示的图形清晰、完整、正确无误。图2与图4是图1与图3中芯片经显示后的局部对应照片，(其中A1～C1，A2～C2，A3～C3，B1～D1，B2～D2)。从图中可以看清晶体管各掺杂区的图形。如发射区引线孔，基区呈现出内外结构层次等。图4还可以看到一些特殊结构图形的完整暴露表面，如D1处为一只达林顿复合管，D2处为一只pnp管，C2、C3分别为两种不同浓度的离子注入电阻。这种方法与其他p-n结显示方法相比，还具有下列优点(1)显示对外界条件要求十分宽容，不受温度影响;(2)适用范围广，无论是逻辑电路、还是基区、发射区离子注入区域均可显示;不仅可显示平面图形，还可以显示不同的注入浓度(以图形色调的深浅程度来判别);显示液对扩散区域图形有加深作用。本文档来自技高网...

【技术保护点】
离子注入掺杂区域平面显示方法，其特征在于，所用显示液需由二次配制而成：（１）取下述比例的三氧化铬与水，配成贮存溶液：ＣｒＯ↓［３］：Ｈ↓［２］Ｏ＝０．４～０．６（克／毫升）（２）取０．５～２单位体积贮存液与１单位体积浓度为４０％ 的氢氟酸（ＨＦ），配成显示溶液。

【技术特征摘要】
1.离子注入掺杂区域平面显示方法，其特征在于，所用显示液需由二次配制而成(1)取下述比例的三氧化铬与水，配成贮存溶液CrO3∶H2O=0.4～0.6(克/毫升)(2)取0.5～2单位体积贮存液与1单位体积浓度为...

【专利技术属性】
技术研发人员：吴苏华，
申请(专利权)人：复旦大学，
类型：发明
国别省市：31[中国|上海]