【技术实现步骤摘要】
本专利技术涉及MOS栅控半导体器件，尤其涉及用来对器件的各个元件的小型化提供改进和器件电学性能提供改进的装置。现在存在大量的全部使用金属-氧化物-半导体(MOS)栅控结构制造的各种类型的半导体器件。这些器件，例如，小信号“互补”MOS器件(CMOS)和像MOS场效应晶体管(MOSFET)那样的功率器件，绝缘栅双极晶体管(IGBT)和MOS控制晶闸管(MCT)，都用栅控结构制造，该栅控结构包括覆盖栅电极下面含有沟道区域和在栅控结构的源和漏区之间延伸的半导体衬底表面上的薄介质层(氧化物)的金属电极。为了最高密度封装高速电路操作的器件，人们希望把栅控结构作得尽可能的小。甚至，在功率处理能力通常要求大量组合结构的功率器件中，用制造尽可能小的器件栅控结构部分且把大量的这种栅控结构并联为组合功率器件可获得更好的电学特性。制造各种栅控结构目前优选的工艺包括掩模层的使用和掩模的光刻图形化，用于通过掩模层提供精确尺寸定位窗口，通过此窗口把掺杂剂引入下面的衬底。关于能把栅控结构制得多小及其精度的近期限制是由某特定掺杂剂配置于衬底的精度极限来确定的。本专利技术是针对增加至少一种掺杂剂引...
【技术保护点】
ＭＯＳ栅控半导体器件的制造方法，包括如下步骤：在半导体衬底表面形成栅结构以及，在使用栅结构的垂直壁作为掩模的工艺中，把掺杂剂引进衬底形成具有栅结构下面的衬底表面第一个阻断的第一种导电类型的第一个掺杂区，然后，再一次在使用垂直壁作为掺杂剂掩模的工序中，形成在所述第一个区域内的第二种导电类型的第二个掺杂区，它具有离开第一个阻断的衬底表面第二个阻断，然后用比栅结构更薄的掩模层涂敷所述栅结构的所述垂直壁及邻接栅结构的所述衬底表面部分并覆盖所述第一和第二区，把离子朝着所述衬底表面射入，注入能量足以穿透涂敷所述衬底表面部分处的掩模层，但不足以穿透涂敷垂直壁的掩模层形成所述第一种导电类型...
【技术特征摘要】
US 1997-3-11 8148421.栅控金属-氧化物-半导体器件的制造方法，包括如下步骤在半导体衬底的表面上形成栅结构，所述栅结构包括所述衬底上的绝缘层和所述绝缘层上的导电层，在使用所述栅结构的垂直壁作为掺杂剂掩模的工艺中，把掺杂剂引入所述衬底形成具有所述栅结构下面的衬底表面第一阻断的第一种导电类型的第一掺杂区，然后，在再一次使用所述垂直壁作为掺杂剂掩模的工序中，形成在所述第一掺杂区内的第二种导电类型的第二掺杂区，它具有离开所述第一阻断的衬底表面第二阻断，然后，用比所述栅结构更薄的掩模层涂敷所述衬底和所述栅结构的所述垂直壁，朝所述衬底表面注入离子，注入能量足以穿透涂敷所述衬底表面部分处的所述掩模层，但不足以穿透涂敷所述垂直壁的所述掩模层形成所述第一种导电类型的第三掺杂区，所述第三掺杂区整体地在所述第一掺杂区内且包围除了形成所述衬底表面第二阻断部分之外的所述第二掺杂区。2.按照权利要求1的方法，其中，所述涂敷步骤包括涂敷所述导电层的垂直部分、涂敷所述绝缘层的垂直部分以及涂敷邻接所述栅结构且覆盖所述第一掺杂区和所述第二掺杂区的所述衬底表面部分。3.按照权利要求1的方法，其中，所述栅结构具有基本上垂直于所述衬底表面的侧壁并界定基本上垂直于所述衬底表面的第一表面，形成第一种导电类型的所述第一掺杂区的所述步骤包括在所述衬底表面下扩展所述第一掺杂区，使所述第一掺杂区具有沿着被所述栅结构覆盖的第一线横断所述衬底表面的边表面，且所述边表面基本平行于被所述栅结构确定的所述第一表面，形成第二种导电类型的所述第二掺杂区的所述步骤包括整体地在所述第一掺杂区内形成所述第二掺杂区，使所述第二掺杂区具有沿着被所述栅结构覆盖的第二...
【专利技术属性】
技术研发人员：约汉M内尔森，克里斯托弗B考康，理查德D斯托克，琳达S布拉什，约汉L本杰明，路易斯E斯库尔基，克里斯托弗L雷克塞尔，
申请(专利权)人：快捷半导体有限公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。