电路制造技术

本实用新型专利技术涉及电路。本实用新型专利技术的一个目的是提供电路。该电路包括：包括多个晶体管的比较级；以及包括电流镜的电流镜级，比较级被配置为在由所述电流镜级产生主信号之前产生抵消信号，其中所述比较级包括被配置为被改变为至少部分导通状态的第一晶体管，所述比较级被配置为响应于输入信号而在输出端处产生所述抵消信号。一个实施例已经解决了技术问题中的至少一个并且实现了本实用新型专利技术的相应的有利效果。

【技术实现步骤摘要】
电路
本说明书涉及差分电平移位电路。
技术介绍
电平移位电路可用于例如高压集成电路(HVIC)应用中。然而，已知的电平移位电路可能由于噪声而具有短时脉冲干扰问题。滤波电路和/或滞后缓冲器(例如，施密特触发器)可包括在已知电平移位电路中以处理短时脉冲干扰问题。这些附加的电路元件可能导致不期望的传播延迟。
技术实现思路
本技术的一个目的是提供电路。在一般方面，电路可包括具有多个晶体管的比较级和具有电流镜的电流镜级。比较级可被配置为在由电流镜级产生主信号之前产生抵消信号。根据本技术的一个方面，提供一种电路，所述电路包括：包括多个晶体管的比较级；以及包括电流镜的电流镜级，所述比较级被配置为在由所述电流镜级产生主信号之前产生抵消信号，其中所述比较级包括被配置为被改变为至少部分导通状态的第一晶体管，所述比较级被配置为响应于输入信号而在输出端处产生所述抵消信号。在一些实施例中，所述抵消信号是在所述电流镜级中的第二晶体管变为导通状态之前产生的，所述第二晶体管也耦接到输出端。在一些实施例中，所述抵消信号防止在所述输出端处产生所述主信号。在一些实施例中，所述抵消信号的量级大于所述主信号的量级，使得当进入到所述比较级中的设置输入和复位输入相同时，所述抵消信号抵消所述主信号。在一些实施例中，所述比较级包括第一导电类型的晶体管，并且所述电流镜级包括与所述第一导电类型相反的第二导电类型的晶体管。根据本技术的另一个方面，提供一种电路，所述电路包括：比较级，所述比较级包括第一导电类型的第一晶体管和所述第一导电类型的第二晶体管，所述第一导电类型的所述第一晶体管耦接到复位输入和设置输出，所述第一导电类型的所述第二晶体管耦接到设置输入和复位输出；以及电流镜级，所述电流镜级包括处于电流镜配置的第二导电类型的第一晶体管和所述第二导电类型的第二晶体管。在一些实施例中，所述比较级被配置为在由所述电流镜级产生主信号之前提供抵消信号。在一些实施例中，响应于所述设置输入变为低值并且所述复位输入变为高于所述低值的值，所述设置输出变为所述低值。根据本是技术的又一个方面，提供一种电路，所述电路包括：比较级，所述比较级包括第一导电类型的第一晶体管和所述第一导电类型的第二晶体管；以及电流镜级，所述电流镜级包括位于所述电路的第一侧上的第一电流镜中的第二导电类型的第一晶体管，以及位于所述电路的第二侧上的第二电流镜中所包括的所述第二导电类型的第二晶体管，所述第一导电类型的所述第一晶体管位于所述电路的所述第一侧上并耦接到第二电流镜，所述第一导电类型的所述第二晶体管位于所述电路的所述第二侧上并耦接到第一电流镜。在一些实施例中，所述第一电流镜耦接到第一输出，并且所述第二电流镜耦接到第二输出，所述电路进一步包括：所述第一导电类型的第三晶体管，所述第一导电类型的所述第三晶体管包括在所述电路的所述第一侧中并耦接到所述第一输出，以及所述第一导电类型的第四晶体管，所述第一导电类型的所述第四晶体管包括在所述电路的所述第二侧中并耦接到所述第二输出。在一些实施例中，所述第一导电类型的所述第一晶体管耦接到复位输入和设置输出，所述第一导电类型的所述第二晶体管耦接到设置输入和复位输出；并且由所述比较级产生的抵消信号与由所述电流镜级产生的主信号的比较作为所述电路的输出被提供。一个实施例已经解决了技术问题中的至少一个并且实现了本技术的相应的有利效果。附图说明图1是示出电平移位电路的框图。图2是示出与其他部件耦接的电平移位电路的框图。图3是示出包括在电平移位电路中的元件的示例的图。图4A至图4F示出图3所示的电路的运行。图5是示出本文所述的电平移位电路的运行的曲线图。图6是示出本文所述的电平移位电路的运行的另一个曲线图。具体实施方式图1是示出电平移位电路100的框图。在一些实施方式中，电平移位电路100可称为差分电平移位电路或称为噪声抵消电路。在一些实施方式中，电平移位电路100可被包括作为控制半桥级的栅极驱动器的一部分。电平移位电路100是比已知的电平移位电路更简单且更快的差分电平移位电路。电平移位电路100可在高电压集成电路(HVIC)中具有对外部dv/dt噪声的自然相对较高的抗扰性。如图1所示，电平移位电路100具有进入比较级110中的输入端VRIN和VSIN(它们可分别单独被称为复位输入端和设置输入端)以及位于比较级110和电流镜级120之间的输出端VROUT和VSOUT(它们可分别单独被称为复位输出端和设置输出端)。输出端VROUT和VSOUT的电压是基于电流镜级120(例如，包括在电流镜级120中的晶体管)来确定的。具体地讲，比较级110可提供在时间上首先(例如，第一时间)产生的抵消信号(例如，第一信号)，并且电流镜级120中的晶体管可提供相对于抵消信号在时间上稍后(例如，第二时间)产生的主信号(例如，第二信号)。在一些实施方式中，本文中的信号可以是电流和/或电压。由于电流镜级120处的主信号在比较级110处的抵消信号之后的顺序，电平移位电路100的运行可能相当快。因此，可以避免由于噪音而引起的短时脉冲干扰。可以消除滤波电路和/或滞后缓冲器(例如，施密特触发器)(其可被包括在已知电平移位电路中)。在该电路的一些实施方式中，与包括例如滤波器和/或滞后缓冲器的其他电平移位电路相比，电平移位电路100可具有减少二至三倍的传播延迟。在一些实施方式中，电平移位电路100的开关速度可在小于10纳秒(例如，8ns、7ns)的量级上。在一些实施方式中，由比较级110生成的电流可被称为减法信号或称为抵消信号。在一些实施方式中，由电流镜级120生成的信号可被称为加法信号或称为主信号。在一些实施方式中，加法和减法的概念可用于抵消差分比较电路中的共模信号。电平移位电路100可对噪声具有鲁棒性，并且可对加电序列问题和噪声具有相对较高的抗扰性。即使没有滤波和滞后缓冲器，即使在各种工艺拐角处，电平移位电路100也可表现出很少的故障，甚至没有故障。电平移位电路100可具有比已知电平移位电路更小的电路尺寸。电平移位电路100可具有较少数量的栅极来开关，并且因此可以比已知电平移位电路解决方案更低的功率来运行。另外，由于电平移位电路100是相对简单的小电路，所以它可能具有较少的工艺缺陷和变化的问题。电平移位电路100的两个不同侧(侧L和侧R)用竖直虚线示出。如图1所示，设置输出端VSOUT在电平移位电路100的与复位输入端VRIN相同的一侧上。另外，如图1所示，复位输出端VROUT在电平移位电路100的与设置输入端VSIN相同的一侧上。这可能与其他电平移位电路形成对比，其中设置输入端和设置输出端将在电平移位电路的同一侧上，并且其中复位输入端和复位输出端将在电平移位电路的同一侧上。电平移位电路100的运行可以与电路形成对比，其中比较级可首先提供主信号，并且电流镜级可稍后提供抵消信号。在此类实施方式中，如上所述，可能需要附加的滤波器(例如，R-C滤波器)、晶体管和/或电路(例如，滞后比较器)来解决短时脉冲干扰。在电平移位电路100中，抵消信号与主信号的比较被提供为电平移位电路100的输出而无需短时脉冲干扰处理(例如，无需短时脉冲干扰处理电路)。另外，在此类实施方式中，由于附加的滤波器、晶体管和/或本文档来自技高网...

【技术保护点】
1.一种电路，所述电路包括：包括多个晶体管的比较级；以及包括电流镜的电流镜级，所述比较级被配置为在由所述电流镜级产生主信号之前产生抵消信号，其中所述比较级包括被配置为被改变为至少部分导通状态的第一晶体管，所述比较级被配置为响应于输入信号而在输出端处产生所述抵消信号。

【技术特征摘要】
2016.08.26 US 62/380,221;2017.07.18 US 15/652,4711.一种电路，所述电路包括：包括多个晶体管的比较级；以及包括电流镜的电流镜级，所述比较级被配置为在由所述电流镜级产生主信号之前产生抵消信号，其中所述比较级包括被配置为被改变为至少部分导通状态的第一晶体管，所述比较级被配置为响应于输入信号而在输出端处产生所述抵消信号。2.根据权利要求1所述的电路，所述抵消信号是在所述电流镜级中的第二晶体管变为导通状态之前产生的，所述第二晶体管也耦接到输出端。3.根据权利要求1所述的电路，所述抵消信号防止在所述输出端处产生所述主信号。4.根据权利要求1所述的电路，其中所述抵消信号的量级大于所述主信号的量级，使得当进入到所述比较级中的设置输入和复位输入相同时，所述抵消信号抵消所述主信号。5.根据权利要求1所述的电路，其中所述比较级包括第一导电类型的晶体管，并且所述电流镜级包括与所述第一导电类型相反的第二导电类型的晶体管。6.一种电路，所述电路包括：比较级，所述比较级包括第一导电类型的第一晶体管和所述第一导电类型的第二晶体管，所述第一导电类型的所述第一晶体管耦接到复位输入和设置输出，所述第一导电类型的所述第二晶体管耦接到设置输入和复位输出；以及电流镜级，所述电流镜级包括处于电流镜配置的第二导电类型的第一晶体管和所述第二导电...

【专利技术属性】
技术研发人员：李坰旻，
申请(专利权)人：快捷半导体有限公司，
类型：新型
国别省市：美国,US