电平移位器制造技术

本发明专利技术提供电平移位器，即使在输入侧的电源停止工作的情况下，也能够防止输出信号的电平不稳定。在电源电位与基准电位之间，第一PMOS晶体管、第一NMOS晶体管和第二PMOS晶体管以及第二NMOS晶体管分别经由反相输出节点和同相输出节点而串联连接，第三NMOS晶体管和第四NMOS晶体管分别与第一NMOS晶体管和第二NMOS晶体管并联连接，第一PMOS晶体管的栅极和第三NMOS晶体管的栅极与同相输出节点连接，第二PMOS晶体管的栅极和第四NMOS晶体管的栅极与反相输出节点连接，第一NMOS晶体管和第二NMOS晶体管的栅极分别接收输入信号的同相信号和反相信号。

Level shifter

The invention provides a level shifter which can prevent the level of the output signal from being unstable even when the power on the input side stops working. Between the power supply potential and the reference potential, the first PMOS transistor, the first NMOS transistor, the second PMOS transistor, and the second NMOS transistor are connected in series via the inverted output node and the phase output node, respectively. The third NMOS transistor and the fourth NMOS transistor are connected in parallel with the first NMOS transistor and the second NMOS transistor, respectively. The gate of the first PMOS transistor and the gate of the third NMOS transistor are connected with the phase output node, the gate of the second PMOS transistor and the gate of the fourth NMOS transistor are connected with the phase inversion output node, and the gate of the first NMOS transistor and the gate of the second NMOS transistor receive the phase signal and the phase inversion signal of the input signal respectively.

【技术实现步骤摘要】
电平移位器
本专利技术涉及将输入电压转换成不同电平的电压的电平移位器(Levelshifter)。
技术介绍
图4示出以往的电平移位器400的电路图(例如，参照专利文献1)。以往的电平移位器400构成为具有NMOS晶体管401、402、PMOS晶体管411、412，分别由NMOS晶体管401和402的栅极接收具有提供给电源线41的基准电压VSS与提供给电源线42的电源电压VDD1之间的振幅的输入信号IN的同相信号和反相信号，且转换成具有基准电压VSS与提供给电源线43的电源电压VDD2之间的振幅的信号而作为输出信号OUT输出。在这样的以往的电平移位器400中，在输入侧的电源由于某些因素而停止工作的情况下或在电源启动时输入侧的电源电压(电源电压VDD1)的上升延迟的情况下，NMOS晶体管401、402的各栅极电压不稳定，因此输出信号OUT不稳定，产生在根据输出信号OUT而进行动作的后级的电路中流过贯通电流等问题。作为其对策，在专利文献2中公开了如下的电平移位器：在没有提供输入侧的电源时，追加了维持输出信号的逻辑的反馈电路部(170)。专利文献1：日本特开2001-036398号公报专利文献2：日本特开2013-187712号公报然而，在专利文献2所示的电平移位器中，为了构成用于维持输出信号的逻辑的反馈电路部，与以往的电平移位器400的元件数相比，需要追加不可忽视的数量的元件(在专利文献2的图1中追加6个NMOS晶体管)。因此，电路规模变大，导致成本增大。
技术实现思路
因此，本专利技术的目的在于，提供如下的电平移位器：能够抑制电路规模的增加，并且即使在输入侧的电源停止工作或者在电源启动时输入侧的电源电压的上升延迟的情况下，也能够防止输出信号的电平不稳定。本专利技术的电平移位器其将具有提供给第一电源线的第一电源电压与提供给第二电源线的第二电源电压之间的振幅的输入信号转换成具有所述第一电源电压与提供给第三电源线的第三电源电压之间的振幅的信号而输出，其特征在于，该电平移位器具有：同相输出节点，其生成转换后的信号的同相信号；反相输出节点，其生成转换后的信号的反相信号；第一导电型的第一MOS晶体管，其栅极接收所述输入信号的同相信号，源极与所述第一电源线连接，漏极与所述反相输出节点连接；第一导电型的第二MOS晶体管，其栅极接收所述输入信号的反相信号，源极与所述第一电源线连接，漏极与所述同相输出节点连接；第二导电型的第三MOS晶体管，其栅极与所述同相输出节点连接，源极与所述第三电源线连接，漏极与所述反相输出节点连接；第二导电型的第四MOS晶体管，其栅极与所述反相输出节点连接，源极与所述第三电源线连接，漏极与所述同相输出节点连接；第一导电型的第五MOS晶体管，其栅极与所述同相输出节点连接，源极与所述第一电源线连接，漏极与所述反相输出节点连接；以及第一导电型的第六MOS晶体管，其栅极与所述反相输出节点连接，源极与所述第一电源线连接，漏极与所述同相输出节点连接。专利技术效果根据本专利技术，在输入侧的电源停止工作的情况下或者在电源启动时输入侧的电源电压的上升延迟的情况下，通过第三MOS晶体管和第四MOS晶体管与第五MOS晶体管和第六MOS晶体管来构成锁存电路，因此能够保持输出信号的电平，或者固定在一定的电平。并且，对于以往的电平移位器仅追加2个晶体管(第五MOS晶体管和第六MOS晶体管)，能够仅通过像上述那样构成来实现上述的效果，因此不会使电路规模极端变大，能够抑制成本的增大。附图说明图1是用于说明本专利技术的第一实施方式的电平移位器的电路图。图2是用于说明本专利技术的第二实施方式的电平移位器的电路图。图3是用于说明本专利技术的第三实施方式的电平移位器的电路图。图4是用于说明以往的电平移位器的电路图。标号说明11、12、13、41、42、43：电源线；21、22：逆变器；101、102、103、104、401、402：NMOS晶体管；111、112、411、412：PMOS晶体管；201、202：电阻；301：恒流源；100、200、300、400：电平移位器。具体实施方式以下，参照附图对本专利技术的实施方式进行说明。[第一实施方式]图1是用于说明本专利技术的第一实施方式的电平移位器100的电路图。电平移位器100将具有提供给电源线11的基准电压VSS(也称为“第一电源电压”)与提供给电源线12的电源电压VDD1(也称为“第二电源电压”)之间的振幅的输入信号IN转换成具有基准电压VSS与提供给电源线13的电源电压VDD2(也称为“第三电源电压”)之间的振幅的信号，并作为输出信号OUT输出。电平移位器100构成为具有NMOS晶体管101、102、103、104和PMOS晶体管111、112。NMOS晶体管101经由逆变器21、22由栅极接收输入信号IN的同相信号，源极与电源线11连接，漏极与生成转换后的信号的反相信号的反相输出节点/Nout连接。NMOS晶体管102经由逆变器21由栅极接收输入信号IN的反相信号，源极与电源线11连接，漏极与生成转换后的信号的同相信号的同相输出节点Nout连接。PMOS晶体管111的栅极与同相输出节点Nout连接，源极与电源线13连接，漏极与反相输出节点/Nout连接。PMOS晶体管112的栅极与反相输出节点/Nout连接，源极与电源线13连接，漏极与同相输出节点Nout连接。NMOS晶体管103的栅极与同相输出节点Nout连接，源极与电源线11连接，漏极与反相输出节点/Nout连接。NMOS晶体管104的栅极与反相输出节点/Nout连接，源极与电源线11连接，漏极与同相输出节点Nout连接。以下，关于上述那样构成的电平移位器100的动作进行说明。在输入了电源电压VDD1电平(第一高电平)的输入信号IN的情况下，经由逆变器21、22将输入信号IN的同相信号输入到NMOS晶体管101的栅极。另一方面，经由逆变器21将输入信号IN的反相信号输入到NMOS晶体管102的栅极。由此，NMOS晶体管101导通，NMOS晶体管102截止。于是，反相输出节点/Nout的电压下降到基准电压VSS电平(低电平)。由此，PMOS晶体管112导通，NMOS晶体管104截止，同相输出节点Nout的电压上升到电源电压VDD2电平(第二高电平)。因此，PMOS晶体管111截止，NMOS晶体管103导通。通过以上方式，输出信号OUT成为电源电压VDD2电平(第二高电平)。在输入了基准电压VSS电平(低电平)的输入信号IN的情况下，经由逆变器21、22将输入信号IN的同相信号输入到NMOS晶体管101的栅极。另一方面，经由逆变器21将输入信号IN的反相信号输入到NMOS晶体管102的栅极。由此，NMOS晶体管101截止，NMOS晶体管102导通。于是，同相输出节点Nout的电压下降到基准电压VSS电平(低电平)。由此，PMOS晶体管111导通，NMOS晶体管103截止，因此反相输出节点/Nout的电压上升到电源电压VDD2电平(第二高电平)。因此，PMOS晶体管112截止，NMOS晶体管104导通。通过以上方式，输出信号OUT成为基准电压VSS电平(低电平)。这样，电平移位器100将具有基准电压VSS与电源电压VDD1之间的振幅的输入信号IN转换成具有基准本文档来自技高网...

【技术保护点】
1.一种电平移位器，其将具有提供给第一电源线的第一电源电压与提供给第二电源线的第二电源电压之间的振幅的输入信号转换成具有所述第一电源电压与提供给第三电源线的第三电源电压之间的振幅的信号而输出，其特征在于，该电平移位器具有：同相输出节点，其生成转换后的信号的同相信号；反相输出节点，其生成转换后的信号的反相信号；第一导电型的第一MOS晶体管，其栅极接收所述输入信号的同相信号，源极与所述第一电源线连接，漏极与所述反相输出节点连接；第一导电型的第二MOS晶体管，其栅极接收所述输入信号的反相信号，源极与所述第一电源线连接，漏极与所述同相输出节点连接；第二导电型的第三MOS晶体管，其栅极与所述同相输出节点连接，源极与所述第三电源线连接，漏极与所述反相输出节点连接；第二导电型的第四MOS晶体管，其栅极与所述反相输出节点连接，源极与所述第三电源线连接，漏极与所述同相输出节点连接；第一导电型的第五MOS晶体管，其栅极与所述同相输出节点连接，源极与所述第一电源线连接，漏极与所述反相输出节点连接；以及第一导电型的第六MOS晶体管，其栅极与所述反相输出节点连接，源极与所述第一电源线连接，漏极与所述同相输出节点连接。...

【技术特征摘要】
2017.02.09 JP 2017-0224831.一种电平移位器，其将具有提供给第一电源线的第一电源电压与提供给第二电源线的第二电源电压之间的振幅的输入信号转换成具有所述第一电源电压与提供给第三电源线的第三电源电压之间的振幅的信号而输出，其特征在于，该电平移位器具有：同相输出节点，其生成转换后的信号的同相信号；反相输出节点，其生成转换后的信号的反相信号；第一导电型的第一MOS晶体管，其栅极接收所述输入信号的同相信号，源极与所述第一电源线连接，漏极与所述反相输出节点连接；第一导电型的第二MOS晶体管，其栅极接收所述输入信号的反相信号，源极与所述第一电源线连接，漏极与所述同相输出节点连接；第二导电型的第三MOS晶体管，其栅极与所述同相输出节点连接，源极与所述第三电源线连接，漏极与所述反相输出节点连接；第二导电型的第四MOS晶体管，其栅极与所述反相输出节点连接，源极与所述第三电源线连接，漏极与所述同相输出节点连接；第一导电型的第五MOS晶体管，其栅极与所述同相输出节点连接，源极与所...

【专利技术属性】
技术研发人员：坂口薰，
申请(专利权)人：艾普凌科有限公司，
类型：发明
国别省市：日本,JP