淀积膜形成工艺制造技术

形成淀积膜、半导体元件和光电转换元件的工艺，在基片上形成包括非单晶半导体的第一导电类型半导体层；在第一导电类型半导体层上形成包括非晶半导体的基本上为ｉ型半导体层；在其上形成包括微晶半导体的基本上为ｉ型半导体层，同时降低它的膜形成速度；以及在包括微晶半导体的基本上为ｉ型半导体层上形成包括非单晶半导体的第二导电类型半导体层。由此，可以得到具有高光电转换效率高生产率的光电转换元件。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及淀积膜的形成工艺、淀积膜的形成装置以及半导体元件的制造工艺，特别涉及半导体层含有微晶的光电转换元件的制造工艺。对于如光生伏特元件、传感器或类似物的光电转换元件，现已知道由ZnO或Ag为代表的材料构成的背面反射层形成在不锈钢基板上；非单晶半导体膜例如具有pin或nip结的非晶硅膜形成于其上；由ITO或SnO2为代表的材料构成的透明电极层叠其上。对于这些包含非单晶半导体的光电转换元件，一个很重要的课题是提高光电转换效率。在常规的非晶硅光电转换元件中，光入射侧电极和特定导电类型(p型或n型半导体层)的半导体层之间的高界面电阻妨碍了填充因子(F.F.)的提高，所以光电转换效率(Eff.)不能得到显著改善。因此，使用微晶半导体减少光入射侧电极和特定导电类型的半导体层之间的界面电阻，由于微晶化电阻减小，从而提高了F.F.。此外，微晶化也会提高透光度。然而，由于通常通过辉光放电分解SiH4、H2等的混合气体形成非晶层，并且由于在形成包括微晶的特定导电类型的半导体层期间，对辉光放电电极施加更高的高频功率可以促进硅的微晶化，形成微晶层的高频功率高于形成非晶硅的几倍。由于这个原因，形成微晶层时存在一个问题，由于辉光放电产生等离子体的高速放电颗粒的腐蚀，i型半导体层表面，即i型半导体层和p或n型半导体层之间的界面受到损坏，由此i型半导体层和p或n型半导体层之间的结变得有缺陷；界面态增加，光电转换效率降低。因此，要解决这个问题，日本专利申请特许公开No.62-209871公开了一种能连续地增加i型半导体层向特定导电类型的半导体层微晶化的程度的工艺。该工艺包括改变高频功率的方式或改变H2的流速以连续地改变以上所述的微晶化程度。然而，在使用图3所示的轴向放电室并如图4所示连续地输送带形基片的成膜室形成半导体层的情况下，完成该工艺很困难。因此，要考虑形成部分微晶层的i型半导体层。为了微晶化，可以增加高频功率并提高H2的稀释比例。然而，提高H2的稀释比例会导致如0.1-5埃/sec非常小的膜形成速率，因此在小长度的放电室内得不到足够厚度的微晶i型层，并且需要很长时间才能形成足够厚度的微晶i型层，这对于大批量的生产是个问题。当采用减少H2的稀释比例或增加高频功率的方式增加膜形成速度时，微晶i型半导体层的最外表面中的微晶化程度降低，因此增加了i型半导体层上形成的特定导电类型的半导体层界面处的界面态(因此，称做第二导电类型半导体层)。这样也产生了一个问题，即第二导电类型的半导体层为非晶的。此外，当第二导电类型的半导体层由微晶硅形成时，i型层的表面中高程度的微晶化和其上叠置的第二导电类型半导体层的低程度的微晶化将导致p/i界面的界面态增加，由此妨碍了光电转换效率的提高。为增加微晶化的程度，可以采用增加高频功率、提高H2的稀释比例或其它方式，但膜形成速度变小，并且形成足够厚度的第二导电类型半导体层所需的时间变长，因此需要很长的放电室以得到足够厚度的第二导电类型半导体层，这就存在和以上介绍的微晶i型半导体层一样的光电元件的批量生产的关键问题。本专利技术提供一种制造微晶i型半导体层的工艺，不必降低微晶化程度就可以提高膜形成速度。这种微晶i型半导体层可改善特定导电类型层与i型半导体层相接的界面结。此外，当与i型半导体层相接的特定导电类型层为微晶半导体时，可以抑制形成特定导电类型的微晶半导体层时对i型层的损坏。此外，本专利技术提供一种制造微晶的特定导电类型半导体层的制造工艺，不必降低微晶化程度就可以提高膜形成速度。这种微晶的特定导电类型半导体层可以改善电极与特定导电类型半导体层相接触的界面结。此外，可以提高透光度，由此可以提高光电元件的FF。本专利技术提供一种形成淀积膜的工艺，一种制造半导体元件的工艺，和制造光电转换元件的工艺，每种工艺包括在基片上形成包括非单晶半导体的第一导电类型半导体层的步骤；在第一导电类型半导体层上形成包括非晶半导体的基本上为i型半导体层的步骤；在包括非晶半导体的基本上为i型半导体层上形成包括微晶半导体的基本上为i型半导体层，同时降低它的膜形成速度的步骤；以及在包括微晶半导体的基本上为i型半导体层上形成包括非单晶半导体的第二导电类型半导体层的步骤。此外，本专利技术提供一种形成淀积膜的工艺，一种制造半导体元件的工艺，和制造光电转换元件的工艺，每种工艺包括在基片上形成包括非单晶半导体的第一导电类型半导体层的步骤；在第一导电类型半导体层上形成包括非晶半导体的基本上为i型半导体层的步骤；在包括非晶半导体的基本上为i型半导体层上形成包括微晶半导体的基本上为i型半导体层的步骤；在包括微晶半导体的基本上为i型半导体层上形成包括非单晶半导体的第二导电类型半导体层，同时增加它的膜形成速度的步骤。而且，本专利技术提供一种形成淀积膜的工艺，一种制造半导体元件的工艺，和制造光电转换元件的工艺，每种工艺包括在基片上形成包括非单晶半导体的第一导电类型半导体层的步骤；在第一导电类型半导体层上形成包括非晶半导体的基本上为i型半导体层的步骤；在包括非晶半导体的基本上为i型半导体层上形成包括微晶半导体的基本上为i型半导体层，同时降低它的膜形成速度的步骤；以及在包括微晶半导体的基本上为i型半导体层上形成包括非单晶半导体的第二导电类型半导体层，同时增加它的膜形成速度的步骤。此外，本专利技术提供一种淀积膜形成装置，该装置可以通过辉光放电分解原材料气体在长度很大的基片上形成淀积膜，该装置包括多个提供原材料气体的原材料供气口，其中形成在装置中的原材料气体提供口之间的间距在长度方向不同。附图说明图1为根据本专利技术制造工艺制备的光电转换器件的一个例子的剖面示意图；图2A为显示微晶i型半导体层的形成时间和它的膜形成速率之间的关系示意图，图2B为显示第二种导电类型的半导体层的形成时间和它的膜形成速度之间的关系示意图；图3为根据本专利技术膜形成室的一个例子的剖面示意图；图4为根据本专利技术用于连续地制造光电转换元件的装置的一个例子的剖面示意图；图5为根据本专利技术在微晶i型半导体层膜形成室中膜形成速率分布的一个例子的图形；图6为根据本专利技术制造的光电转换器件的另一个例子的剖面示意图；图7为根据本专利技术连续地制造光电转换元件的装置的一个例子的剖面示意图；图8为根据本专利技术膜形成室的另一个例子的剖面示意图；图9为第二导电类型半导体层形成室中膜形成速率分布的一个例子的图形；图10为根据本专利技术膜形成室的又一个例子的剖面示意图；图11为根据本专利技术膜形成室的再一个例子的剖面示意图；以及图12为根据本专利技术膜形成室中膜形成速率分布的又一例子的图形。下面参考图1和2A详细介绍本专利技术。图1为根据本专利技术制造工艺制备的光电转换器件的剖面示意图。图2A为在本专利技术中形成i型微晶半导体层时形成时间和形成速率之间的关系图。在基片101上层叠有第一导电类型半导体层102、非晶i型半导体层103、微晶i型半导体层104、第二导电类型半导体层105、透光或不透光导电膜(电极)106和电流收集电极107。第一和第二导电类型半导体层分别为n型和p型半导体层，反之亦然。第二导电类型半导体层最好包括微晶半导体。由此，透光度提高，并且光入射侧电极106的界面电阻减小，因此FF提高。说明书和权利要求书中使用的术语“基本上为i型半导体层”意为该本文档来自技高网...

【技术保护点】
一种形成淀积膜的工艺，包括： 在基片上形成包括非单晶半导体的第一导电类型半导体层的步骤； 在第一导电类型半导体层上形成包括非晶半导体的基本上为ｉ型半导体层的步骤； 在包括非晶半导体的基本上为ｉ型半导体层上形成包括微晶半导体的基本上为ｉ型半导体层，同时降低它的膜形成速度的步骤； 以及在包括微晶半导体的基本上为ｉ型半导体层上形成包括非单晶半导体的第二导电类型半导体层的步骤。

【技术特征摘要】
【国外来华专利技术】JP 1997-3-10 054788/971.一种形成淀积膜的工艺，包括在基片上形成包括非单晶半导体的第一导电类型半导体层的步骤；在第一导电类型半导体层上形成包括非晶半导体的基本上为i型半导体层的步骤；在包括非晶半导体的基本上为i型半导体层上形成包括微晶半导体的基本上为i型半导体层，同时降低它的膜形成速度的步骤；以及在包括微晶半导体的基本上为i型半导体层上形成包括非单晶半导体的第二导电类型半导体层的步骤。2.根据权利要求1的工艺，其中基片具有很大的长度。3.根据权利要求1的工艺，其中通过随时间的消逝降低原材料气体的供给率来降低膜形成速率。4.根据权利要求1的工艺，其中传输基片的同时连续地形成半导体层。5.根据权利要求4的工艺，其中形成包括微晶半导体的基本上为i性半导体层的步骤中，通过空间地降低在基片传输方向内膜形成室内存在的原材料气体的量，降低膜形成速率。6.根据权利要求1的工艺，其中膜形成速率的降低速率逐渐减少。7.一种形成淀积膜的工艺，包括在基片上形成包括非单晶半导体的第一导电类型半导体层的步骤；在第一导电类型半导体层上形成包括非晶半导体的基本上为i型半导体层的步骤；在包括非晶半导体的基本上为i型半导体层上形成包括微晶半导体的基本上为i型半导体层的步骤；在包括微晶半导体的基本上为i型半导体层上形成包括非单晶半导体的第二导电类型半导体层，同时增加它的膜形成速度的步骤。8.根据权利要求7的工艺，其中基片具有很大的长度。9.根据权利要求7的工艺，其中通过随时间的消逝增加原材料气体的供给率来增加膜形成速率。10.根据权利要求7的工艺，其中传输基片的同时连续地形成半导体层。11.根据权利要求10的工艺，其中形成包括非单晶半导体的第二导电类型半导体层的步骤中，通过空间地增加在基片传输方向内膜形成室内存在的原材料气体的量，增加膜形成速率。12.一种制造半导体元件的工艺，包括在基片上形成包括非单晶半导体的第一导电类型半导体层的步骤；在第一导电类型半导体层上形成包括非晶半导体的基本上为i型半导体层的步骤；在包括非晶半导体的基本上为i型半导体层上形成包括微晶半导体的基本上为i型半导体层，同时降低它的膜形成速度的步骤；以及在包括微晶半导体的基本上为i型半导体层上形成包括非单晶半导体的第二导电类型半导体层的步骤。13.根据权利要求12的工艺，其中基片具有很大的长度。14.根据权利要求12的工艺，其中通过随时间的消逝降低原材料气体的供给率来降低膜形成速率。15.根据权利要求12的工艺，其中传输基片的同时连续地形成半导体层。16.根据权利要求15的工艺，其中形成包括微晶半导体的基本上为i型半导体层的步骤中，通过空间地降低在基片传输方向内膜形成室内存在的原材料气体的量，降低膜形成速率。17.根据权利要求12的工艺，其中膜形成速率的降低速率逐渐减少。18.一种制造半导体元件的工艺，包括在基片上形成包括非单晶半导体的第一导电类型半导体层的步骤；在第一导电类型半导体层上形成包括非晶半导体的基本上为i型半导体层的步骤；在包括非晶半导体的基本上为i型半导体层上形成包括微晶半导体的基本上为i型半导体层的步骤；在包括微晶半导体的基本上为i型半导体层上形成包括非单晶半导体的第二导电类型半导体层，同时增加它的膜形成速度的步骤。19.根据权利要求18的工艺，其中基片具有很大的长度。20.根据权利要求18的工艺，其中通过随时间的消逝增加原材料气体的供给率来增加膜形成速率。21.根据权利要求18的工艺，其中传输基片的同时连续地形成半导体层。22.根据权利要求21的工艺，其中形成包括非单晶半导体的第二...

【专利技术属性】
技术研发人员：矢岛孝博，藤冈靖，冈部正太郎，金开正博，大利博和，酒井明，泽山忠志，幸田勇藏，
申请(专利权)人：佳能株式会社，
类型：发明
国别省市：JP[日本]