制造用于模拟功能的电容器的方法技术

一种制造电容器的方法，其顶电极和底电极具有充分的掺杂程序并具有彼此几乎相同的掺杂浓度，电容器顶电极的上表面用ＣＭＰ抛光，然后用与电容器底电极相同的掺杂工艺掺杂，使得在掺杂过程中防止除顶电极以外的其余部分受到掺杂物的影响，形成电容器底电极后进行热氧化作用，使电容器底电极的注入的杂质离子向其上表面分离析，从而，电容器底电极上表面部分的掺杂浓度变得高于它的其它部分的掺杂浓度。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种制造半导体器件的方法，详细地说，涉及一种制造电容器的方法，电容器适用于单个芯片上的集成电路，该芯片具有模拟和数字功能。随着半导体器件的高集成度和高性能方面的最新增长，进一步要求开发具有几种功能的集成电路，例如，模拟和数字两个部分的功能。特别是多媒体、通信、图形处理单元或其它类似部件除了数字功能以外，还需要具有模拟功能。为了满足这种需要，电容器和电阻器的增强的性能就成了重要因素。在一种用于模拟功能的众所周知的电容器中，把多晶硅或金属薄膜用作电容器的电极，而把SiO2或Si3N4薄膜用作介电层。这种电容器示于附图说明图1。在这幅图中，在半导体基底10上有两个限定的区域，即有源区和无源区。在无源区，特别是在场氧化层12上形成电容器，而在有源区则形成晶体管。电容器备有电容器底电极16a和电容器顶电极22，两者之间设有电容器的介电层20。晶体管在有源区上备有栅电极16b，其间设有栅氧化层14。在栅电极16b的两侧以及在半导体基底10内晶体管还备有源/漏区域18。层间绝缘层24被淀积在包括顶电极22和栅电极16b的基底上面。透过层间绝缘层24形成接触插塞(电极)25，26和27，以便在电气上分别与互连电极28，29和30连接。如果接触插塞是利用钨(W)插塞工艺过程形成的，它们就用与互连电极不同的材料制成。如果接触插塞是利用铝(Al)溅射或铝流工艺过程(aluminium flowprocess)形成的，它们就用与互连电极相同的材料制成。在制造上述的电容器时，通常可用多晶硅层作为电容器的底电极16a，用具有几百埃厚的ONO层作为电容器的介电层20。特别是电容器的顶电极22是用与栅电极16b相同的材料形成的。顶电极22和栅电极16b实质上是通过淀积多晶硅层而同时形成的。同样，在制造电容器时，为了减小底电极16a的电阻值，在淀积多晶硅层，缓冲氧化和杂质注入之后，必须进行热处理过程，以便诱入(drive-in)杂质离子。另一方面，为了改进CMOS(互补金属氧化物半导体)逻辑模拟器件，如模拟数字转换器及其它类似器件中的信号噪声比(SNR)，减小CMOS模拟电容器中的电容的电压系数(VCC)非常重要。VCC的减小意味着，随着施加于CMOS模拟电容器的电压的变化，电容值的变化很小。这里我们应该注意到这一事实，即本专利技术被推荐用来减小CMOS模拟电容器中的电容的电压系数。如果电容器顶电极的较低部分，即几乎贴近电容器的顶电极和介电层之间的交界面的表面部分的掺杂浓度与电容器底电极的上表面部分的掺杂浓度差不多相同时，电容器可能具有小得多的VCC特性。而且，这种电容器相对于图2所示的C(电容)-V(电压)曲线中的零电压可能具有对称的特性。VCC可用下列方程式求出VCC-1C0(dCdV)]]>式中C0是标称电容，而 是电容相对于所施加的电压的变化。但是，再参看图1，由于顶电极22和栅电极16b是同时形成的，栅电极16b是通过POCL3掺杂/诱入过程掺杂，而底电极16a是通过杂质注入掺杂，底电极16a的掺杂程度要远远低于栅电极22的掺杂程度。因此，这样制造的电容器的VCC的减小既困难，又受到很大限制。这样制造的电容器有C-V曲线中还具有不对称性。此外，必须把具有几百欧姆/方到几千欧姆/方高电阻的电阻器设计在具有电容器的单个芯片上。如果电阻器是与底电极16a一起同时形成的话，底电极16a的掺杂浓度与顶电极22的掺杂浓度相比可能会相应降低。这就引起严重问题，即VCC值和C-V曲线特征的不对称性会大大增加。本专利技术意图解决这些问题，提供能够减小电容的电压系数(VCC)的制造电容器的一种方法是本专利技术的一个目的。本专利技术的另一目的是提供制造电容器的一种方法，它的电容-电压曲线具有对称性。本专利技术的另一个目的是提供制造电容器的一种方法，其顶电极和底电极具有足够的掺杂程度。本专利技术的另一目的是提供制造电容器的一种方法，其顶电极所具有的掺杂浓度几乎与底电极的掺杂浓度相等。本专利技术进一步的目的是提供制造电容器的一种方法，其顶电极和底电极都用同样的掺杂工艺过程进行掺杂。本专利技术的另一目的是提供制造电容器的一种方法，其底电极是当栅电极在一块芯片上形成时同时形成的。本专利技术还有一个目的就是提供制造电容器的一种方法，其中电容器顶电极的上表面通过CMP(化学机械抛光)被抛光，然后用杂质掺杂，以避免在掺杂过程中除顶电极以外的其它部分受到影响。根据本专利技术的一个方面，一种制造电容器的方法包括以下步骤在半导体基底上形成场氧化层，以便确定有源区和无源区；在基底上形成第一多晶硅层；利用掺杂工艺过程给第一多晶硅层掺杂；蚀刻第一多晶硅层，以便在场氧化层上形成电容器底电极；在基底上面顺序形成绝缘层和第二多晶硅层；蚀刻绝缘层和第二多晶硅层，以便在电容器底电极上形成电容器的介电层和电容器顶电极；在包括电容器顶电极的基底上形成层间绝缘层；抛光层间绝缘层，直到把电容器顶电极的上表面暴露出来；利用与用于第一多晶硅层相同的掺杂工艺过程给电容器顶电极掺杂。根据本专利技术的另一方面，一种制造电容器的方法包括以下步骤在半导体基底上形成场氧化层，以便确定有源区和无源区；在基底上形成第一多晶硅层；利用掺杂工艺过程给第一多晶硅层掺杂；在第一多晶硅层上面形成热氧化层；在热氧化层上形成绝缘层；依次蚀刻绝缘层，热氧化层和第一多晶硅层，以便同时在场氧化层上形成电容器底电极，在电容器底电极上形成电容器介电层；在包括电容器介电层的基底上形成第二多晶硅层；用与第一多晶硅层相同的掺杂工艺过程给第二多晶硅层掺杂；利用掩膜蚀刻第二多晶硅层，以便形成电容器顶电极。根据本专利技术的另一方面，一种制造电容器的方法包括以下步骤在半导体基底上形成场氧化层，以便确定有源区和无源区；在基底上形成第一多晶硅层；利用掺杂工艺过程给第一多晶硅层掺杂；在第一多晶硅层上面顺序形成热氧化层和绝缘层；依次蚀刻绝缘层，热氧化层和第一多晶硅层，以便同时在场氧化层上形成电容器底电极，在电容器底电极上形成电容器介电层；在电容器介电层上形成第二多晶硅层；在包括第二多晶硅层的基底上形成层间绝缘层；抛光层间绝缘层，直至露出第二多晶硅层的上表面；用与第一多晶硅层相同的掺杂工艺过程给第二多晶硅层掺杂，以便形成电容器顶电极。通过参看下列附图，本领域的技术人员可以更好地理解本专利技术，本专利技术目的也将显而易见图1是常规电容器的剖面图；图2是电容-电压曲线，它表明具有良好的VCC(电容的电压系数)值的成对的多电容器的特性，以便阐明本专利技术；图3A到3F是根据本专利技术的第一个实施例，通过顺序表示来说明制造电容器方法的工艺步骤的流程图；以及图4A到4E是根据本专利技术的第二个实施例，通过顺序表示来说明制造电容器方法的工艺步骤的流程图。第一实施例下面参照图3A到3F描述本专利技术的第一个实施例。如图3A所示，在硅基底100的表面上形成厚度约为120的场氧化层102，以便确定在其上面的有源区和无源区。然后在有源区形成栅氧化层104。其次，在包括场氧化层102和栅氧化层104的硅基底100上面淀积厚度约为2000(埃)的多晶硅层，并以大约70KeV(千电子伏特)的能量用杂质，例如，砷离子使其掺杂。多晶硅层的掺杂可通过以下方式完成或者是通过植入注入并通过热处理把注入的杂质诱入其中，或本文档来自技高网...

【技术保护点】
一种制造电容器的方法，它包括以下步骤： 在半导体基底上形成场氧化层，以便限定有源区和无源区； 在基底上形成一第一多晶硅层； 利用掺杂工艺使第一多晶硅层掺杂； 蚀刻第一多晶硅层，以便在场氧化层上形成电容器的底电极； 在基底上面顺序形成绝缘层和第二多晶硅层； 蚀刻绝缘层和第二多晶硅层，以便在电容器底电极上形成电容器介电层和电容器顶电极； 在包括电容器顶电极的基底上形成层间绝缘层； 抛光层间绝缘层，直到露出电容器顶电极的上表面；以及 利用与用于第一多晶硅层相同的掺杂工艺使电容器顶电极掺杂。

【技术特征摘要】
KR 1997-4-30 16853/97;KR 1997-6-25 27270/971.一种制造电容器的方法，它包括以下步骤在半导体基底上形成场氧化层，以便限定有源区和无源区；在基底上形成一第一多晶硅层；利用掺杂工艺使第一多晶硅层掺杂；蚀刻第一多晶硅层，以便在场氧化层上形成电容器的底电极；在基底上面顺序形成绝缘层和第二多晶硅层；蚀刻绝缘层和第二多晶硅层，以便在电容器底电极上形成电容器介电层和电容器顶电极；在包括电容器顶电极的基底上形成层间绝缘层；抛光层间绝缘层，直到露出电容器顶电极的上表面；以及利用与用于第一多晶硅层相同的掺杂工艺使电容器顶电极掺杂。2.根据权利要求1所述的方法，其中所述的抛光层间绝缘层的步骤是通过化学机械抛光过程来进行的。3.根据权利要求1所述的方法，其中所述绝缘层是用从包括氧化物，氮化物和ONO的一组中选出的至少一种材料制成的。4.一种制造半导体器件的方法，它包括以下步骤在半导体基底上形成场氧化层，以便限定有源区和无源区；在有源区形成栅氧化层；在包括栅氧化层的基底上形成第一多晶硅层；利用掺杂工艺给第一多晶硅层掺杂；蚀刻第一多晶硅层，以便同时在场氧化层上形成电容器的底电极，在栅氧化层上形成栅电极；在基底上面顺序形成绝缘层和第二多晶硅层；蚀刻绝缘层和第二多晶硅层，以便在电容器底电极上形成电容器介电层和电容器顶电极；在包括电容器顶电极的基底上形成层间绝缘层；抛光层间绝缘层，直到露出电容器顶电极的上表面；以及利用与用于第一多晶硅层的掺杂工艺相同的掺杂工艺给电容器顶电极掺杂。5.一种制造半导体器件的方法，它包括以下步骤在半导体基底上形成场氧化层，以便限定有源区和无源区；在基底上形成第一多晶硅层；利用掺杂工艺给第一多晶硅层掺杂；蚀刻第一多晶硅层，以便在场氧化层上形成电容器底电极；在电容器底电极上形成电容器介电层；在有源区上形成栅氧化层；在包括栅氧化层的基底上面形成第二多晶硅层；蚀刻第二多晶硅层，以便同时在电容器介电层上形成电容器顶电极，在栅氧化层上形成栅电极；在包括电容器顶电极的基底上形成层间绝缘层；抛光层间绝缘层，直到露出电容器顶电极的上表面；以及利用与用于第一多晶硅层的掺杂工艺相同的掺杂工艺给电容器顶电极掺杂。6.一种制造电容器的方法，它包括以下步骤在半导体基底上形成场氧化层，以便限定有源区和无源区；在基底上形成第一多晶硅层；利用掺杂工艺给第一多晶硅层掺杂；在第一多晶硅层上形...

【专利技术属性】
技术研发人员：吴昌奉，金永郁，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]