半导体集成电路器件以及制造该器件的方法技术

在位线（３０）上方具有存储电容器类型的半导体动态随机存取存储器件中包含的存储单元的存储电容器（３３／３４／３５）之间共享单元板电极（３５），并以这样的方式在单元板电极中形成切口（３６），即，沟道区和栅氧化层（２４）之间的边界以等于或小于根据层间绝缘层中氢的扩散长度确定的临界距离的距离与单元板电极的外周边和切口水平地隔开，由此使氢必然能够到达该边界，以便减少表面态的密度。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体集成电路器件，更具体地说，涉及具有不可透过抗表面态的化学物种的层的半导体集成电路器件，以及制造该半导体集成电路器件的方法。半导体动态随机存取存储器件的典型例子示于附图说明图1和2中。现有技术的半导体动态随机存取存储器件公开在IEDM,1988,pp.596-599中。在p型硅衬底1上制造现有技术的半导体动态随机存取存储器件。场氧化层2被选择生长在p型硅衬底1的主表面上，并限定多个有源区3a/3b。有源区3a向左侧倾斜，并间隔地设置。另一方面，有源区3b向右侧倾斜，并且也间隔地设置。有源区3a的右端部与有源区3b的左端部相间。这样，有源区3a和有源区3b在p型硅衬底的主表面上以交错的方式设置。有源区3a/3b形成存储单元阵列，并且现有技术的半导体动态随机存取存储器件包括多个存储单元阵列。每个有源区3a/3b被分配给一对存储单元，而存储单元通过n-沟道增强型存取晶体管和存储电容器的串联结合来实现。将砷有选择地离子注入到每个有源区3a/3b中，并在每个有源区3a/3b中形成两个源区4a和一个公共漏区4b。源区4a和公共漏区4b用阴影线表示，以便容易与其它元件区分。有源区4a和公共漏区4b之间的表面部分用做沟道区，而沟道区被用氧化硅层覆盖。氧化硅层用做n沟道增强型存取晶体管的栅绝缘层，而字线5在栅绝缘层和其间的场氧化层上延伸。字线5被用第一层间绝缘层(inter-level insulatg layer)6覆盖，而位接触孔7形成在第一层间绝缘层6中。公共漏区4b暴露于位接触孔7。位接触孔7的位置在图1中用插入方框中的斜线代表。位线8被在第一层间绝缘层6上图形化，并通过位接触孔7保持与公共漏区4b接触。位线8被用第二层间绝缘层9覆盖，而节点接触孔10穿过第二层间绝缘层9和第一层间绝缘层6。节点接触孔10各开向源区4a。节点接触孔10的位置在图1中用插入方框的“X”表示。存储电极11形成在第二层间绝缘层9上，并通过节点接触孔10分别保持与源区4a接触。存储电极11的表面被用介质层12覆盖，而单元板电极13通过介质层12与存储电极11相对。单元板电极13被用第三层间绝缘层14覆盖，而在图1所示布局中除去了第三层间绝缘层14。主表面的中心区域被分配给存储单元阵列，而外围电路，如解码器和检测放大器被分配给中心区域周围的周边区域。单元板电极13被在存储单元之间共享，并占据中心区域。可以将单元板电极13分离成分别与各存储单元阵列有关的单元板子电极。制造商已增大了半导体动态随机存取存储器件的存储容量，并因此扩大了单元板电极。换句话说，单元板电极覆盖p型硅衬底1的宽的中心区。在现有技术的半导体动态随机存取存储器件的存储单元中各包含N沟道增强型存取晶体管，而要求制造商在制造过程中减小表面态的密度。制造商在用于形成单元板电极13的图形化步骤之后进行氢退火，以便减小表面态的密度。使氢原子与沟道区和栅绝缘层之间的界面处的悬空键耦合，并减小表面态的密度。如上所述，宽单元板电极13覆盖p硅衬底1的中心区，并且使氢原子不能通过。在上一代半导体动态随机存取存储器件中单元板电极不成为问题。被分配给存储单元阵列的中心区不是那样宽，以致于氢原子从半导体结构的暴露的表面扩散到沟道区。如果制造商在用于单元板电极的多晶硅的淀积之前进行氢退火，则氢必然到达边界，并减少表面态。但是，在退火之后的热处理期间氢被从悬空键释放。为此，要在用于单元板电极的图形化步骤之后进行氢退火。在任何种类的半导体集成电路器件中包含的场效应晶体管都要求表面态的减少，而且在半导体集成电路器件中有时包含象单元板电极这样的不可透过层。因此，本专利技术的一个重要目的是提供一种半导体集成电路器件，该器件使抗表面态的化学物种能够到达表面态发生的边界。本专利技术还有一个重要目的是提供制造半导体集成电路器件的方法。本专利技术人考虑该问题，并提出使氢原子穿过形成在单元板电极中的窗口。本专利技术人研究了形成有窗口或类似物的单元板电极。本专利技术人发现了被分成多个块的单元板电极，而在未审查申请的日本专利公开No.3-102870中公开了带有多个单元板子电极的现有技术的半导体动态随机存取存储器件。被分成子电极的单元板电极的目的是减少在用于将多晶硅层图形化成单元板电极的等离子刻蚀期间在其中聚集的电荷。福勒-诺得海姆隧穿电流流过因聚集的电荷而薄于其它部分的介质层，并且是存储电容器的薄介质层的时间相关介质击穿(time-dependentdielectric breakdown)的原因。福勒-诺得海姆隧穿电流的大小与单元板电极的面积成比例，而上述未审查申请的日本专利公开提出将单元板电极分成多个子电极。窄的子电极减小了福勒-诺得海姆隧穿电流的大小，并防止介质层出现时间相关介质击穿。但是，本专利技术人注意到子电极之间的间隙不能改善所有存取晶体管的沟道区和栅绝缘层之间边界处的表面态密度。本专利技术人总结出窗口的位置对表面密度的减小有重要影响。根据本专利技术的一个方案，提供一种半导体集成电路器件，该器件包括具有边界的至少一个电路元件，表面态发生在该边界处；层间绝缘层，覆盖至少一个电路元件，并由可透过用于减少表面态的化学物种的第一材料形成；以及阻挡层，形成在边界上方的层间绝缘层上，由几乎不可透过化学物种的第二材料形成，并具有至少一个开口，该开口与阻挡层外周边外部的层间绝缘层的暴露表面一起提供通向化学物种的通道，并使边界以等于或小于临界距离的距离与通道相隔，该临界距离是沿与障碍平行的方向测量的，并且是根据在预定扩散条件下化学物种的扩散长度确定的。根据本专利技术的另一个方案，提供一种制造半导体集成电路器件的方法，该方法包括下列步骤a)制备中间半导体结构，b)制造具有边界的至少一个电路元件，表面态发生在该边界处，c)用层间绝缘层覆盖至少一个电路元件，该层间绝缘层由可透过用于减少表面态的化学物种的第一材料形成，d)在层间绝缘层上淀积几乎不可透过化学物种的第二材料，e)将第二材料的层图形化成具有至少一个开口的阻挡层，该开口与障碍的外周边外部的层间绝缘层的暴露表面一起提供通向化学物种的通道，并使边界以等于或小于临界距离的距离与通道隔开，该临界距离是沿与障碍平行的方向测量的，并且是根据在预定扩散条件下化学物种的扩散长度确定的，以及f)在预定扩散条件下用化学物种处理所获得的步骤e)的结构，从而减少表面态。从下面参照附图所作的描述，可以更清楚地理解半导体动态随机存取存储器件及其制造方法的特征和优点，其中图1是展示现有技术半导体动态随机存取存储器件的布局的平面图；图2是沿图1的Y-Y线作出并展示现有技术半导体动态随机存取存储器件中包含的存储单元结构的剖视图；图3A到3E是展示制造根据本专利技术的半导体动态随机存取存储器件的方法的平面图；图4是沿图3E的Y-Y线作出并展示半导体动态随机存取存储器件结构的剖视图；图5是展示与图4所示半导体动态随机存取存储器件中包含的单元板电极等效的单元板电极的局部放大平面图；图6是展示表面态密度关于距单元板电极周边的距离的曲线图；图7A到7D是展示制造根据本专利技术的半导体动态随机存取存储器件的另一方法的平面图；图8是展示根据本专利技术的另一半导体动态随机存取存储器件结构的剖视图；以及图9是展示与图8所示半导体动态随机本文档来自技高网...

【技术保护点】
一种半导体集成电路器件，包括： 具有边界的至少一个电路元件（２４／２５／２６／２７；５３／５４／５５／５６），表面态出现在该边界处； 层间绝缘层（２８／３１；５７／５９），覆盖所述至少一个电路元件，并由用于减少所述表面态的化学物种可透过的第一材料形成；以及 阻挡层（３５；６４），形成在所述边界上方的所述层间绝缘层上，并由几乎不可透过所述化学物种的第二材料形成， 其特征在于， 所述阻挡层（３５；６４）具有至少一个开口（３６；６５），该开口与所述阻挡层的外周边外部的所述层间绝缘层的暴露表面一起为化学物种提供通道，并使所述边界以等于或小于临界距离的距离与所述通道隔开，所述临界距离是沿与所述阻挡层平行的方向测量的，并且是根据在预定扩散条件下所述化学物种的扩散长度确定的。

【技术特征摘要】
JP 1997-12-19 350310/971．一种半导体集成电路器件，包括具有边界的至少一个电路元件(24/25/26/27；53/54/55/56)，表面态出现在该边界处；层间绝缘层(28/31；57/59)，覆盖所述至少一个电路元件，并由用于减少所述表面态的化学物种可透过的第一材料形成；以及阻挡层(35；64)，形成在所述边界上方的所述层间绝缘层上，并由几乎不可透过所述化学物种的第二材料形成，其特征在于，所述阻挡层(35；64)具有至少一个开口(36；65)，该开口与所述阻挡层的外周边外部的所述层间绝缘层的暴露表面一起为化学物种提供通道，并使所述边界以等于或小于临界距离的距离与所述通道隔开，所述临界距离是沿与所述阻挡层平行的方向测量的，并且是根据在预定扩散条件下所述化学物种的扩散长度确定的。2．如权利要求1的半导体集成电路器件，其特征在于，所述化学物种是氢。3．如权利要求1的半导体集成电路器件，其特征在于，所述第一材料和所述第二材料是氧化硅和选自由多晶硅、金属和合金构成的一组物质的材料，并且所述化学物种是氢。4．如权利要求1的半导体集成电路器件，其特征在于，所述第一材料、所述第二材料和所述化学物种是氧化硅、多晶硅和氢，并且所述至少一个电路元件是在沟道区和栅绝缘层(24；53)之间具有所述边界的场效应晶体管。5．如权利要求4的半导体集成电路器件，其特征在于，所述场效应晶体管用做动态随机存取存储单元的存取晶体管，并且所述阻挡层用做单元板电极(35；64)，所述单元板电极形成所述动态随机存取存储单元的存储电容器(33/34/35；62/63/64)的一部分。6．如权利要求5的半导体集成电路器件，其特征在于，所述单元板电极由所述存储电容器和其它存储电容器所共享，所述其它存储电容器各包含在具有与所述动态随机存取存储单元相同的结构的其它动态随机存取存储单元中。7．如权利要求6的半导体集成电路器件，其特征在于，所述层间绝缘层包括第一层间绝缘子层(28/57)，覆盖动态随机存取存储单元的存取晶体管，并形成有节点接触孔(32/60)的下部和位接触孔(29)，通过所述位接触孔使所述第一层间绝缘子层上的位线(30；58)能够保持与所述存取晶体管的漏区(27；56)接触，以及第二层间绝缘子层(31；59)，层叠在所述第一层间绝缘层上，并形成有所述节点接触孔(32；60)的上部，通过所述节点接触孔的所述上部和所述下部，所述节点接触孔使形成在其上的存储电极(33；62)能够保持与所述存取晶体管的源区(26；55)接触。8．如权利要求7的半导体集成电路器件，其特征在于，所述第二层间绝缘子层(31；59)的一部分暴露于所述至少一个开口(36；65)。9．如权利要求6的半导体集成电路器件，其特征在于，所述单元板电极(35；64)还具有形成所述通道的一部分的开口(36；65)，并且所述存取晶体管的边界以等于或小于所述临界距离的距离与所述通道隔开。10．如权利要求9的半导体集成电路器...

【专利技术属性】
技术研发人员：大石三真，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]