圆柱形叠式电极的制造方法技术

一种制造圆柱形叠式电极的方法，在半导体基片上形成硅膜，在硅膜上面形成绝缘膜，刻蚀所述绝缘膜，开一达到硅膜下面的半导体基片的第一孔，以比第一孔宽的直径贯穿所述绝缘膜形成第二孔，以硅膜作为掩膜开一接触孔，填盖接触孔，形成形状如圆柱形叠式电极的非晶硅膜，在非晶硅膜上形成第二绝缘膜以填盖第二孔，刻蚀第二绝缘膜直至非晶硅表面，刻蚀非晶硅膜直至第一绝缘膜表面，清除所述绝缘膜和形成在半导体基片上的一部分硅膜。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体器件的制造方法，更具体地涉及一种。在DRAM(动态随机存取存储器)中，各个存储单元是由一个晶体管和一个电容器组成的，通过存储单元的微型化，DRAM一般已能达到较高的集成度。但是，随着存储单元面积的减小，一个电容所占的面积已经减小到这种程度，以致它很难提供足够量的存储电荷Cs(25fF)以保证抗软误差。目前，广泛使用一种所谓分层式(叠式)存储电极，已经应用的一种扩大这种电极的实际面积的技术，就是在存储电极的表面上形成微细的半球形硅晶粒，即HSG-Si(半球形Si晶粒)。除了这种HSG形成技术以外。另一种技术也已经被应用，即使用具有三维圆柱形结构的叠式电容器，以解决高集成度问题。尽管如此，在256M DRAM的这个水平上，据计算，用简单的圆柱式电容器或HSG叠式电容器所能得到的存储电荷量Cs只有18fF这么一点。因此，随着集成规模超过256M DRAM，就变得有必要或者用高介电层例如Ta2O3代替Si3N4，或者用圆柱式和HSG式相结合的电容器结构。高介电层有希望在将来获得应用，但是目前仍处于发展阶段，难以用于半导体器件的实际应用之中。圆柱式和HSG式两者都已被证明是可行的，它们的组合结构，在256M DRAM中用作电容器结构是最有希望的。更进一步说，简单的圆柱形叠式电极应用于高集成度半导体器件时，侧壁断面将变得很薄，电极之间的间隔也将变得很穿。因此，在圆柱形叠式电极成形完成以后，进行湿工艺处理步骤例如清洗过程中，它们将会碰到皱缩的问题。然而，HSG成形技术应用于通常的圆柱形叠式电极时，侧壁断面变得甚至更薄，侧壁皱缩的问题变得更加严重，这是因为HSG成形技术要利用硅硅层表面上的迁移。因此，在形成电极的过程中，如何提高侧壁断面的强度，是一个关键之点。下面，详细说明在常用的圆柱形叠式电极制造方法中的一些问题。参考图2a至图2f，其为所要说明的第一种已有工艺技术的依次表示半导体器件的制造方法的步骤的剖面图。首先，在P型硅基片201的表面上的绝缘区形成场氧化物膜202，并在硅基片上的未覆盖该场氧化物膜的其他区域形成栅氧化物膜203，兼有字线功能的栅极204在栅氧化物膜203和场氧化物膜202两者之上形成以后，用离子注入方法或类似方法形成N型扩散层105和206，成为源-漏区。其次，用CVD(化学汽相淀积)法淀积硅氧化物绝缘膜207，然后形成位线208。在它上面淀积层间绝缘膜207a，再以光刻胶(未示)为掩膜，制作一个接触孔209以暴露出一部分N型扩散层205(图2a)。然后，掺磷硅膜210生长至大约150nm的厚度，填盖接触孔209。进一步，使硅氧化物膜NSG(无掺杂硅酸盐玻璃)211生长至大约700nm的厚度，然后以光刻胶(未示)为掩模，制作一个孔212(图2b)。其次，掺磷硅膜213生长至大约100nm的厚度，然后用光刻胶214填塞孔212，将要形成圆柱形叠式电极的侧壁断面的地方作为空隙断面留着。接着，再让掺磷硅膜213生长，然后进行干深刻蚀，使掺磷硅膜213显露出来，如图2C所示。其次，用干刻蚀方法对掺磷硅膜213作深蚀刻，使硅氧化物膜211显露。此后，用HF(氟化氢酸)溶液除去硅氧化物膜211(图2d)。其次，掺磷硅膜211的一部分，即除了直接在圆柱形叠式电极215下面的部分以外的掺磷硅膜210，全部用干深刻蚀法清除，最后，光刻胶214用SPM(硫酸-过氧化氢混合物)溶液清除，由此，圆柱形叠式电极215得以制成(图2e)。再进一步，参考图3a至3e，它们依次表示第二种工艺技术的半导体器件的制造方法的步骤。图中的标号301至308与上面图2中的标号201至208相对应，这里不再作进一步的技术。如上所述，层间绝缘膜307a被淀积而成，然后制作一个接触孔，下一步是硅膜309生长至大约1μm的厚度。这里，硅膜309有一个层叠结构，依次首先形成厚度大约150nm的掺磷硅膜309a，它的上面叠以O2泄漏层，再往上是另一层厚度为490nm的掺磷硅膜309b，其上叠以第二O2泄漏层，再在它们的上面层叠厚度为430nm的无掺杂硅膜309c。硅膜309a至309c的特点是依次在加热炉中生长(图3a)。其次，用光刻胶(未示)作为掩模，在层叠的掺磷硅膜309内单独刻蚀无掺杂硅膜309c。O2泄漏层在这种刻蚀中用作阻挡层。进一步，在硅氧化物膜310生长到大约250nm的厚度以后，进行干深刻蚀，以便在无渗杂硅膜309c的侧壁断面旁边留下一部分硅氧化物膜310(图3b)。其次，用硅氧化物310作掩模，对掺磷硅膜309进行干刻蚀。在这个例子中，以O2泄漏层作为阻挡层，防止圆柱形叠式电极的底部断面扩展到层间绝缘膜(图3c)。然后，用HF溶液清除硅氧化物膜310，从而圆柱形叠式电极311的形成得以完成(图3d)。当HSG成形技术被应用到根据上述常用的两种方法的制造圆柱形叠式电极215和311时，分别产生出HSG圆柱组合型叠式电极216和312。这些电极每种都有它们自己的缺点。首先，用第二种常用的工艺技术制造的电极，只是在电极的上段有HSG-Si形成，如图3e中所示。这是因为掺磷硅膜的生长速率低至几微米(nm)/分钟，在生长的过程，硅自然地会缓慢地逐渐地结晶。另外，较长的生长时间本身就涉及生产效率问题。还有，由于在干刻蚀时间内所用的阻挡层是O2泄漏层，且刻蚀速率也有某些变化，因此，电极的可再制性也是个实际问题。另一个问题是，存在一种可能性，即在被用作最后掩膜的硅氧化物膜310被清除时，中间层绝缘膜307a被腐蚀。至于第一种常用的工艺技术，有必要使掺磷硅膜210至少生长到厚度大约为150nm，以便完全填盖接触孔209。所以，当这个膜210最后被用干深刻蚀法清除时，由于完成干深刻蚀法要用很长的时间，电极的侧壁断面就会被做得薄了，这就降低了电极的机械强度。另外，在利用光刻胶保护电极的底部断面的时候，除了在填盖第一接触孔209时形成的硅膜210以外，在侧壁断面形成的时间里，另一个硅膜213也被形成作为在底部断面的膜，致使电极底部的膜变厚。这带来另一个问题，在这种工艺技术中，叠式电容器内部可能达到的电容量比起其高度来说相对较小。针对上述问题，本专利技术的一个目的是提供一种，这种方法所生产的侧壁断面保持充分厚度的圆柱形叠式电极，具有足够的机械强度和足够量的存储电荷Cs，并且没有在其上形成HSG-Si(半球形硅粒硅)的不利影响。本专利技术者已经成功地达到上述目的并在这里披露本专利技术。即，本专利技术涉及一种制造圆柱形叠式电极的方法；这种方法包括下列步骤在半导体基片上形成硅膜；在所述硅膜上形成绝缘膜；刻蚀所述绝缘膜，开一个达到所述硅膜下面的半导体基片的第一孔；形成一个第二孔，其直径比贯穿所述绝缘膜的所述第一孔的直径宽大，与此同时，用所述硅膜作为掩膜开一个接触孔；填盖所述接触孔，此外，形成非晶硅膜，使其成为圆柱形叠式电极的形状；在所述非晶硅膜上形成第二绝缘膜，以填塞所述第二孔；刻蚀所述第二绝缘膜直至非晶硅表面的平面；刻蚀所述非晶硅膜直至第一绝缘膜表面的平面；清除所述绝缘膜；和清除在半导体基片上形成的硅膜的一部分，也就是除了直接在所述圆柱形叠式电极之下的区域以外，全部清除。根据本专利技术的特点，能提供具有足够的机械强度的圆柱形叠式电极。这可以本文档来自技高网...

【技术保护点】
一种制造圆柱形叠式电极的方法，其特征在于包括下列步骤：在半导体基片上形成一层硅膜；在所述硅膜上形成一层绝缘膜；刻蚀所述绝缘膜，开一个达到所述硅膜下面的半导体基片的第一孔；形成一个第二孔，其直径比贯穿所述绝缘膜的所述第一孔的直 径宽大，与此同时，用所述硅膜作为掩膜开一个接触孔；填盖所述接触孔，此外，形成非晶硅膜，使其成为圆柱形叠式电极的形状；在所述非晶硅膜上形成第二绝缘膜，以填盖所述第二孔；刻蚀所述第二绝缘膜直至非晶硅表面的平面；刻蚀所述非晶硅膜直 至第一绝缘膜表面的平面；清除所述绝缘膜；和清除在半导体基片上形成的绝缘膜的一部分，即将直接在所述圆柱形叠式电极之下的区域以外的绝缘膜全部清除。

【技术特征摘要】
JP 1998-3-27 081858/981．一种制造圆柱形叠式电极的方法，其特征在于包括下列步骤在半导体基片上形成一层硅膜；在所述硅膜上形成一层绝缘膜；刻蚀所述绝缘膜，开一个达到所述硅膜下面的半导体基片的第一孔；形成一个第二孔，其直径比贯穿所述绝缘膜的所述第一孔的直径宽大，与此同时，用所述硅膜作为掩膜开一个接触孔；填盖所述接触孔，此外，形成非晶硅膜，使其成为圆柱形叠式电极的形状；在所述非晶硅膜上形成第二绝缘膜，以填盖所述第二孔；刻蚀所述第二绝缘膜直至非晶硅表面的平面；刻蚀所述非晶硅膜直至第一绝缘膜表面的平面；清除所述绝缘膜；和清除在半导体基片上形成的绝缘膜的一部分，即将直接在所述圆柱形叠式电极之下的区域以外的绝缘膜全部清除。2．根据权利要求1所述的一种制...

【专利技术属性】
技术研发人员：藤原秀二，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]