改进的器件互连制造技术

具有改善的可靠性、用于互连集成电路元件的导体。导体包括围绕导体的至少三个面的衬里，以产生低织构的导体。已发现低织构的导体产生改善的电迁移寿命。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体制造，更具体地涉及可靠的器件互连。在器件制造中，绝缘层、半导电层和导电层都形成在衬底上。对这些层进行布图以产生各部件和空隙。各部件和空隙的特征尺寸(F)的最小尺寸依赖于光刻系统的分辨率。对各部件和空隙进行布图以便形成器件，如晶体管、电容和电阻。然后互连这些器件以达到期望的电功能，产生集成电路(IC)。器件互连的一种技术是在包含器件的衬底上淀积一层诸如铝(AL)、钨(W)或铜(Cu)的金属或导电材料，并进行布图以形成按期望互连器件的导体或“线条”。常规的光规和腐蚀技术用于布图导电层。这种技术，例如，淀积一层光刻胶并用曝光源和掩膜选择性曝光光刻胶。依赖于所使用的是正性还是负性光刻胶，在显影时去除曝光的部分或未曝光的部分，下层金属中未被光刻胶保护的部分被去掉，产生期望的金属互连线。这种形成线条或导体的技术在以后称为RIE技术。形成金属线的一个重要方面是其可靠性；即，给定电流密度下线条的失效时间。并已进行了很多努力来改善导电线条的可靠性。通常已知淀积具有均匀的(111)晶粒取向的导电材料能改善薄膜的可靠性(参见，L.M.Ting和Q-Z，Hong，Electromigration Characterization forMultilevel Metallizations using Textured AlCu，MaterialsResearch Society Symposium Proceedings，Vol.428，pp.75-80(1996)和D.B.Knorr和K.P.Rodbell，“The Role of Texture in theElectromigration Behavior of Pure Aluminum Lines”，J.Appl.Phys.Vol.79，pp.2409-2417(1996)。(最近已知道AL和Cu膜的织构改善的作用。)关于Cu的参考文献是C.Ryu，A.L.Loke，T.Nogami和S.S.Wong的“Effect of Texture on the Electromigration of CVD Copper”，IEEE International Reliability Physics Symposium 97CH35983，pp.201-205(1997)。在高级IC设计中，使用镶嵌或双镶嵌技术形成亚微米导电线条。例如，镶嵌技术包括首先在如SiO2的介质材料上腐蚀亚微米沟槽。然后在沟槽里填充导电材料。通常用Al、Cu或W作填充材料。用化学机械抛光(CMP)从表面将绝缘体上的多余导电材料去掉。在双镶嵌技术中，在介质材料中形成沟槽和通孔。然后用导电材料填充沟槽和通孔并用CMP平面化，形成导电线条和通孔嵌在介质材料内的平面结构。然而已发现当尺寸缩小时，形成有织构(textured)材料的常规镶嵌线条的失效增大。从上述讨论可知，希望能提供具有改善的可靠性的由镶嵌结构形成的互连。本专利技术提供具有改善的可靠性的IC中的互连。在一个实施方案中，由镶嵌结构形成的互连的电迁移寿命的改善是通过降低形成互连的导电材料的织构来实现的。使用衬里来围绕或包封导体以使导电材料有随机的晶粒取向。与现有技术相反，增加的晶粒取向随机性或降低的织构，增大了导体的电迁移寿命。附图说明图1a-1j表示本专利技术的实施例。图2a-2f表示本专利技术的又一实施例。本专利技术涉及互连集成电路(IC)中器件的导体。该IC包括RAM、DRAM、异步DRAM和ROM。其它IC包括专用集成电路(ASIC)或任何逻辑电路。通常在晶片上有许多平行的IC。在工艺完毕之后，切割晶片将IC分成单独的芯片。然后，将芯片封装形成最终产品，例如用于计算机系统、蜂窝电话、个人数字助理(PDA)的用户产品和其它电子产品中。更具体地，本专利技术总地涉及在集成电路(IC)的制造中用于形成互连的镶嵌结构。它包括只形成单个金属线条(没有通孔)的单层镶嵌结构、有线条和/或通孔的组合的多层镶嵌结构、或其中镶嵌结构的通孔被用作导电线条的开槽镶嵌结构。参照图1a，示出了IC结构100的剖视图。如图所示，该结构包括诸如硅晶片的衬底101。也可使用例如锗、砷化镓、绝缘体基外延硅(SOI)或其它半导体材料作为半导体衬底。衬底可以被轻掺杂或重掺杂以获得期望的电特性。该衬底包括形成在衬底上或衬底中的部件110(来详细示出)。这些部件110对应形成IC的器件。IC上还包括已经形成并希望与其它导电层连接的器件层120。尽管为了说明在空间上将该器件层画在部件层上面，应知道它们可以位于相同的层中。器件层120例如表示下层金属化层的部分。可替换地，器件层可以是高掺杂的硅、多晶硅层或任何有源器件的一部分，如晶体管的源区和漏区。在一个实施例中，器件层120代表DRAM IC的位线。绝缘层130形成在衬底上，覆盖器件的部件和器件层。例如，绝缘层用作使器件部件与导电层绝缘的中间介质。绝缘层包括介质材料，例如从原硅酸四乙酯(TEOS)形成的二氧化硅(SiO2)。其它材料例如掺杂的硅酸盐玻璃，包括磷硅玻璃(PSG)、硼硅玻璃(BSG)或硼磷硅玻璃(BPSG)。其它绝缘材料还包括如聚酰亚胺的聚合物。绝缘层可通过化学汽相淀相(CVD)或其它淀积技术淀积。在图示的实施例中，绝缘层被布图以在其中形成开口135。用常规光刻和腐蚀技术完成布图。这种技术包括淀积一层光刻胶并用掩膜和曝光源来选择性曝光。依赖于使用的是正性还是负性光刻胶，在显影时曝光的或未曝光的光刻胶被去掉。显影后，留下的光刻胶用作腐蚀的掩膜，保护接触开口区以外的介质层不被腐蚀。用各向异性腐蚀，如RIE，去掉介质层的未被保护的部分，产生接触开口135。开口与器件层135对准，使其曝光，绝缘层的厚度足以形成接触孔。绝缘层的厚度等于接触孔的厚度，通常约为2000-10000。当然，该厚度依赖于设计要求，并可相应地变化。已发现用具有随机晶粒取向和降低的织构的导电材料填充接触开口改善了互连的电迁移稳定性。这与现有技术已知或预期的情况相反。参见Ting等，Mut.Res.Symp.Proc.Vol 428，P.75(1996)，在此引入作为参考，Ting的教导在于，在RIE冶金学中在强的织构和改善的电迁移之间有相关性。结晶织构或织构由两个薄膜分量决定，随机晶粒的薄膜的纤维度和体积比率(fiber and volume fraction)。薄膜纤维基于薄膜的取向。纤维织构或纤维取向强的薄膜，其各晶粒的所有法向矢量基本都指向垂直于薄膜表面的方向。随机晶粒取向薄膜的各晶粒的表面法向矢量指向各种不同方向。例如，取一个取向主要在(111)面的膜，如Al或Cu。这时，纤维织构或取向强的膜的各个晶粒的表面法向(111)矢量取向为与薄膜表面垂直。随机晶粒取向薄膜表示薄膜的各晶粒的表面法向(111)矢量指向各种不同的方向。参照图1b，层137淀积在绝缘层130上。该层衬在接触孔的侧壁和底面，用作随后被淀积以填充接触孔的导电层138的底层或衬里，根据本专利技术，该层增强了填充镶嵌结构的材料的晶粒取向随机性。在一个实施例中，该层包括具有定向性低的晶粒和/或非晶特征的材料。在一个实施例中，该层包括氮化钛(TiN)。也可使用Ta或Ta/N。通过本文档来自技高网...

【技术保护点】
一种集成电路，包括： 含有用于形成器件的互连的导电材料的导体，所述导体由一种镶嵌结构形成；和 包围至少所述导体的三个面的衬里，所述衬里使所述导体的导电材料具有随机晶粒取向以改善可靠性。

【技术特征摘要】
US 1998-3-31 09/0526881.一种集成电路，包括含有用于形成器件的互连的...

【专利技术属性】
技术研发人员：LA克勒文格，JL胡尔德，RG菲利皮，RC伊古尔登，M霍因基斯，H帕尔姆，HW珀茨贝尔格，KP罗德贝尔，F施纳贝尔，S维贝尔，EA梅特，
申请(专利权)人：西门子公司，国际商业机器公司，
类型：发明
国别省市：DE[德国]