【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种防止静电放电——即所谓的ESD的保护电路。这种保护电路用来保护集成电路，尤其是保护射频应用的集成电路免受正、负电压脉冲损害。对应集成电路来说经常发生的问题是发生静电放电。静电放电可以增大到很高的程度，并且随后的放电可能造成很大的破坏。如今二极管用来防止这种ESD脉冲的损害。这些二极管的缺点在于击穿电压较高。这就意味着在某些情况下，不可能充分有效地保护电路。如以前所公知的那样，US A 5568346披露了一种保护电路，这种电路用来保护集成电路免受ESD脉冲的损害，这种特定的电路包括二极管。附图说明图1示出了这种保护电路的一个实例。在其正电位Vcc-焊盘2与地焊盘3之间加有外加电压的集成电路1可以受到保护，以免受ESD脉冲6的损害，ESD脉冲可能是由于Vcc-焊盘2或电路输入焊盘4处的静电放电而产生的。输入焊盘4与地焊盘3之间的正ESD脉冲会经二极管5b由主保护器7短路到地焊盘。当负ESD脉冲的幅值超过二极管5a的正向压降时，负ESD脉冲会与地焊盘3短路。如果一个ESD脉冲发生在Vcc-焊盘与输入焊盘之间，则该电路借助于主保护器受到保护。所述...
【技术保护点】
用来保护集成电路（１１）免受静电放电－－即所谓的ＥＳＤ损害的保护电路，所述集成电路通过一个Ｖｃｃ－焊盘（２）和一个地焊盘（３）接至供电电压，其特征在于它包括一个输入焊盘（１４）和至少一个ＰＮＰ晶体管（２０），该输入焊盘接至集成电路，而ＰＮＰ晶体管的集电极接至该输入焊盘，该ＰＮＰ晶体管的发射极接至Ｖｃｃ－焊盘或地焊盘。
【技术特征摘要】
【国外来华专利技术】SE 1997-9-2 9703160-31.用来保护集成电路(11)免受静电放电——即所谓的ESD损害的保护电路，所述集成电路通过一个Vcc-焊盘(2)和一个地焊盘(3)接至供电电压，其特征在于它包括一个输入焊盘(14)和至少一个PNP晶体管(20)，该输入焊盘接至集成电路，而PNP晶体管的集电极接至该输入焊盘，该PNP晶体管的发射极接至Vcc-焊盘或地焊盘。2.根据权利要求1的保护电路，其特征在于它包括主保护电路(17)，该主保护电路(17)连接在Vcc-焊盘与地焊盘之间并且设置得用来防止其间的ESD脉冲。3.根据权利要求1的保护电路，其特征在于PNP晶体管的基极接至其发射极。4.根据权利要求2的保护电路，其特征在于PNP晶体管的基极通过具有预定阻值的电阻(24)接至其发射极。5.根据权利要求2的保护电路，其特征在于PNP晶体管的发射极接至Vcc-焊盘，它还包括第二PNP晶体管，该第二PNP晶体管的集电极接至输入焊盘，该第二PNP晶体管的发射极接至地焊盘。6.根据权利要求1-5中任一个的保护电路，其特征在于它包括至少第一二极管(15b)，第一二极管(15b)的正极接至输入焊盘，第一二极管(15b)的负极接至Vcc-焊盘。7.根据权利要求1-6中...
【专利技术属性】
技术研发人员：H诺斯特伦，JK约恩松，
申请(专利权)人：因芬尼昂技术股份公司，
类型：发明
国别省市：DE[德国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。