CMOS工艺中的同轴互连的制作方法技术

提供了一种在介电层中制作同轴互连线的方法。此方法包括在介电层中确定沟槽，然后在沟槽中制作屏蔽金属化层。在制作屏蔽金属化层之后，在屏蔽金属化层中沉积共形氧化物层。然后在共形氧化物层中制作中心导体。一旦制作了中心导体，就在中心导体上淀积填充氧化物层。然后在填充氧化物层上制作与屏蔽金属化层接触的帽金属化层。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】
1.专利技术的领域本专利技术涉及到半导体器件的制造。更确切地说，本专利技术涉及到将射频(RF)零件、RF器件、微波零件、以及微波器件集成到标准互补金属氧化物半导体(CMOS)芯片中。2.相关技术的描述当今的半导体器件被不断地推向满足更加严格的要求。作为采用充满市场的这一技术的器件，消费者对器件提出了更高的要求。这些要求包括更小更紧凑的功能更强的器件。为了满足这些要求，半导体器件采用了CMOS芯片和RF芯片。这种器件包括例如需要数字CMOS电路以及RF电路二者来启动无线通信的蜂窝电话。通常，为了将数字CMOS电路以及RF电路二者集成在一个芯片上，制造厂家已经被迫采用同轴互连线来处置RF信号。然而，目前采用CMOS电路的高速技术遭遇到大的功率损失。当今的器件被要求处置诸如RF和微波应用之类的高速应用。在不久的将来，标准的数字CMOS互连有望在高达1GHz和以上的频率下运行。此外，同轴互连线的使用引起了其它的问题。附图说明图1A和1B分别示出了在硅衬底10上具有悬浮部分14的现有技术互连结构12的剖面图和俯视图。互连结构12包括内导体20、绝缘介电涂层18、以及用来包封绝缘介电涂层18的外导电层。互连结构12还包括二个制造成具有更大尺寸以便支持悬浮部分14的接触柱13。应该指出的是，悬浮部分14在力的影响下倾向于下垂。因此，对这种结构破裂之前的长度有一定的限制，这是实现这一现有技术结构的一个重要的实际问题。图1A的互连结构遇到的另一个问题是无法层叠多个互连层。举例来说，若在结构12上建立第二个互连结构，则由于在中心区域14下方缺少力学支持，而使中心区域14破裂的几率急剧增大。有关制造这种现有技术互连结构的步骤的更详细的描述，可以参考M.E.Thomas等人的论文”VLSI Multilevel Micro-Coaxial Interconnects for High Speed Divices”，FairchildResearch Center，National Semiconductor Corporation，SantaClara，California，IEDM Tech.Dig.，p55-58(1990)。将RF电路集成到主要为数字CMOS电路设计的芯片中的另一个缺点是，同轴线12必须集成在芯片的最上面的金属化层处。对于一个给定的芯片，这引起了对能够被用来完成RF信号处理的RF线的数目的重大限制。因此，想要在CMOS占优势的芯片上集成RF线的设计者，必须将芯片设计得更大得多，以便使所需数目的RF线能够恰当地被集成到芯片的预部金属层。这一限制是电路设计者众所周知的，因此，常常认为采用分立的CMOS电路芯片和RF电路芯片更为有利。如图1C所示，蜂窝电话设计者通常发现，采用CMOS芯片52来执行数字信号处理和分立的RF电路55来处理RF信号，更为实际。由于试图将RF线集成到专门为CMOS数字处理而制造的芯片上的限制，故以上做法一般较好。虽然如此，这种安排还是引起问题，其中有制造成本、功率损失、信号损失、以及额外的封装复杂性。电路50要求RF电路55和CMOS芯片52分别制造并集成在印刷电路板(PCB)51上。这增加了制造成本和制造时间。微波和RF应用工作于高频。此高频要求使用同轴线或波导。当这些线与用标准CMOS线集成时，出现大的功率损失。为了补偿这些损失，需要放大电路。当信号往返通信于RF电路55和CMOS芯片52时，当然有信号损失。因此，这一信号损失降低了需要数字CMOS和RF电路二者的电路执行过程的总效率。为了克服这些损失，可能需要调整信号，以便改善信号完整性。然而，这些装置的使用将恶化现有技术已经存在的封装问题。采用RF电路55和CMOS芯片52的现有技术电路的封装效率不高，使得这种电路不可取。为了将分立的RF电路55和CMOS芯片52一起集成，需要PCB上的更大的空间，从而迫使便携式电子产品(例如蜂窝电话)封装在更大的机箱中。考虑到上述问题，对于集成RF电路和CMOS芯片而避免现有技术问题的电路，存在着需求。这种新的电路应该容易制造，保持功率和信号强度，避免使用现有技术同轴线，且封装的空间效率更高。此外，这种电路应该能够处置高速应用，包括RF和微波应用。广义地说，本专利技术借助于提供能够集成标准CMOS电路和能够处置RF信号、微波信号、和其它高速信号的同轴线的集成电路器件以及制造这种器件的方法，满足了这些需求。应该承认的是，本专利技术能够以多种方式实现，包括工艺、装置、系统、器件、或方法。以下描述本专利技术的几个实施方案。在一个实施方案中，公开了一种在介电层中制作同轴互连线的方法。此方法包括在介电层中确定沟槽，然后在沟槽中制作屏蔽金属化层，在制作屏蔽金属化层之后，在屏蔽金属化层中淀积共形氧化物层。然后在共形氧化物层中制作中心导体。一旦制作了中心导体，就在中心导体上淀积填充氧化物层。然后在填充氧化物层上制作帽金属化层，并与屏蔽金属化层接触。在另一个实施方案中，公开了一种组合同轴互连线的半导体器件。此半导体器件包括介电层和确定在介电层中的沟槽。屏蔽金属化层被确定在介电层上和沿着沟槽。此半导体器件还包括包含在屏蔽金属化层中的中心导体。氧化物层环绕着中心导体。此外，帽金属化层被确定在氧化物层上和屏蔽金属化层上，使帽金属化层与屏蔽金属化层电接触。帽金属化层和屏蔽金属化层构成同轴线的外屏蔽层，而中心导体构成同轴线的内导体。在又一个实施方案中，公开了在CMOS芯片中具有同轴互连线的一种高速应用的半导体器件的制造方法。此方法包括在基底介电层中制作沟槽，并在基底介电层和沟槽上制作屏蔽金属化层。在制作屏蔽金属化层之后，在屏蔽金属化层上淀积共形氧化物层，使共形氧化物层确定沟槽中的一个区域。一旦淀积了共形氧化物层，就在共形氧化物层上和沟槽中的区域上形成衬垫金属化层。接着，在衬垫金属化层中淀积导电层，以便用导电材料填充沟槽中的区域。在衬垫金属化层中淀积导电层之后，导电层与衬垫层被一起被腐蚀，以便在确定于沟槽中的区域中确定内导体。接着，在被衬垫层和导电层确定的内导体上制作氧化物层，从而氧化物层被用来填充沟槽中的区域。然后将氧化物层和共形氧化物层一直整平到屏蔽金属化层。再在屏蔽金属化层、共形氧化物层、和沟槽中确定的氧化物层上，制作帽金属化层。应该承认本专利技术的许多优点。半导体用途现在能够在同一个芯片上集成同轴零件和标准的CMOS零件，且同轴零件能够被集成在芯片互连区域的任何层面上。如此一来，就不再要求设计者为了得到所希望的集成电路应用而设计和制造分立的具有同轴线的芯片和CMOS芯片。作为一个进一步的优点，没有分立芯片集成造成的功率和信号损失，制造时间和成本不增加，且不需要大的硅面积来设计简单或复杂的电路。而且，本专利技术能够处置各种高速应用，诸如RF、微波应用、以及高达1GHz频率的其它应用。结合附图，从下列以举例的方式说明本专利技术的原理的详细描述中，本专利技术的其它情况和优点将变得明显。附图的简要说明用结合附图的下列详细描述，能够容易地理解本专利技术。因此，相似的参考号表示相似的结构元件。图1A示出了现有技术互连结构的剖面图。图1B示出了现有技术互连结构的俯视图。图1C是采用分立的RF芯片和CMOS芯片的现有技术装置的俯视图。图2是具有位于半导体衬本文档来自技高网...

【技术保护点】
一种在介电层中制作同轴互连线的方法，它包含：在介电层中制作沟槽；在沟槽中制作屏蔽金属化层；在屏蔽金属化层中制作共形氧化物层；在共形氧化物层中制作中心导体；在中心导体上制作填充氧化物层；以及在填充氧化物层上制作与屏蔽金 属化层接触的帽金属化层。

【技术特征摘要】
US 1999-10-28 09/429,5401.一种在介电层中制作同轴互连线的方法，它包含在介电层中制作沟槽；在沟槽中制作屏蔽金属化层；在屏蔽金属化层中制作共形氧化物层；在共形氧化物层中制作中心导体；在中心导体上制作填充氧化物层；以及在填充氧化物层上制作与屏蔽金属化层接触的帽金属化层。2.根据权利要求1的在介电层中制作同轴互连线的方法，其中制作屏蔽金属化层的操作包括淀积氮化钛层。3.根据权利要求1的在介电层中制作同轴互连线的方法，其中制作中心导体的操作还包括在共形氧化物层上淀积衬垫氮化钛层；在衬垫氮化钛层上淀积钨层；以及在钨层和衬垫氮化钛层上执行等离子体回腐蚀。4.根据权利要求1的在介电层中制作同轴互连线的方法，其中制作帽金属化层的操作还包括将填充氧化物层一直整平到屏蔽金属化层；以及在被整平了的填充氧化物层上淀积氮化钛层，使帽金属化层与屏蔽金属化层电接触。5.根据权利要求1的在介电层中制作同轴互连线的方法，还包含在中心导体上的帽金属化层中制作过大的通孔。6.根据权利要求1的在介电层中制作同轴互连线的方法，还包含在帽金属化层上淀积金属间氧化物层；以及对金属间氧化物层进行图形化，使中心导体通孔形成到中心导体，而外导体通孔形成到帽金属化层。7.一种组合有同轴互连线的半导体器件，它包含介电层；确定在介电层中的沟槽；介电层上沿沟槽的屏蔽金属化层；包含在屏蔽金属化层中的中心导体；环绕中心导体的氧化物层；以及确定在氧化物层上和屏蔽金属化层上的帽金属化层，使帽金属化层与屏蔽金属化层电接触。8.根据权利要求7的在介电层中具有同轴互连线的半导体器件，还包含确定在帽金属化层上的金属间氧化物层。9.根据权利要求8的在介电层中具有同轴互连线的半导体器件，还包含通过帽金属化层、金属间氧化物层、以及氧化物层确定的导电通孔，使导电通孔与中心导体接触。10.根据权利要求9的在介电层中具有同轴互连线的半导体器件，还包含通过金属间氧化物层确定的帽金属化通孔。11.一种在CMOS芯片中具有同轴互连线的高速应用的半导体器件的制造方法，它包含在基底介电层中制作沟槽；在基底介电层和沟槽中制作屏蔽金属化层；在屏蔽金属化层上制作共形氧化物层，此共形氧化物层确定沟槽中的一个区域；在共形氧化物层上和沟槽中的区域上，制作衬垫金属化层；在衬垫金属化层上制作导电层，以填充沟槽中的区域；对导电层和衬垫层进行腐蚀，以便在沟槽中确定...

【专利技术属性】
技术研发人员：M维林，S波斯拉，CT加布里尔，M米舍洛夫，
申请(专利权)人：皇家菲利浦电子有限公司，
类型：发明
国别省市：NL[荷兰]