CMOS工艺中的同轴互连线的制作方法技术

提供了一种半导体芯片上制造有集成的ＣＭＯＳ电路和ＲＦ电路的半导体器件及其制造方法。此方法包括制作下金属化层以及下金属化层上的下介电层。在下介电层上制作金属化线，以上介电层在金属化线上。然后在上介电层上制作上金属化层。在完成这一步骤之后，沿下介电层、金属化线、和上介电层的侧面，制作氧化物间隔。最后，在氧化物间隔上制作包封金属化层，使下金属化层、上金属化层、和包封金属化层确定ＲＦ线的外屏蔽层，而金属化线确定ＲＦ线的内导体。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】
1.专利技术的领域本专利技术涉及到半导体器件的制造。更确切地说，本专利技术涉及到将射频(RF)器件和RF零件以及微波器件和微波零件集成到标准互补金属氧化物半导体(CMOS)芯片中。2.相关技术的描述当今的半导体器件被不断地推向满足更加严格的要求。作为采用充满市场的这一技术的器件，消费者对器件提出了更高的要求。这些要求包括更小更紧凑的功能更强的器件。为了满足这些要求，半导体器件采用了CMOS芯片和RF芯片。这种器件包括例如需要数字CMOS电路以及RF电路二者来启动无线通信的蜂窝电话。通常，为了将数字CMOS电路以及RF电路二者集成在一个芯片上，制造厂家已经被迫采用同轴互连线来处置RF信号。此外，同轴互连线的使用引起了其它的问题。附图说明图1A和1B分别示出了在硅衬底10上具有悬浮部分14的现有技术互连结构12的剖面图和俯视图。互连结构12包括内导体20、绝缘介电涂层18、以及用来包封绝缘介电涂层18的外导电层。互连结构12还包括二个制造成具有更大尺寸以便支持悬浮部分14的接触柱13。应该指出的是，悬浮部分14在重力的影响下倾向于下垂。因此，对这种结构破裂之前的长度有一定的限制，这是实现这一现有技术结构的一个重要的实际问题。图1A的互连结构遇到的另一个问题是无法层叠多个互连层。举例来说，若在结构12上建立第二个互连结构，则由于在中心区域14下方缺少力学支持，而使中心区域14破裂的几率急剧增大。有关制造这种现有技术互连结构的步骤的更详细的描述，可以参考M.E.Thomas等人的论文”VLSI Multilevel Micro-Coaxial Interconnects for High Speed Divices”，FairchildResearch Center，National Semiconductor Corporation，SantaClara，California，IEDM Tech.Dig.，p55-58(1990)。将RF电路集成到主要为数字CMOS电路设计的芯片中的另一个缺点是，同轴线12必须集成在芯片的最上面的金属化层处。对于一个给定的芯片，这引起了对能够被用来完成RF信号处理的RF线的数目的重大限制。因此，想要在CMOS占优势的芯片上集成RF线的设计者，必须将芯片设计得更大得多，以便使所需数目的RF线能够恰当地被集成到芯片的顶部金属层。这一限制是电路设计者众所周知的，因此，常常认为采用分立的CMOS电路芯片和RF电路芯片更为有利。如图1C所示，蜂窝电话设计者通常发现，采用CMOS芯片52来执行数字信号处理和分立的RF电路55来处理RF信号，更为实际。由于试图将RF线集成到专门为CMOS数字处理而制造的芯片上的限制，故以上做法一般较好。虽然如此，这种安排还是引起问题，其中有制造成本、功率损失、信号损失、以及额外的封装复杂性。电路50要求RF电路55和CMOS芯片52分别制造并集成在印刷电路板(PCB)51上。这增加了制造成本和制造时间。当信号往返通信于RF电路55和CMOS芯片52时，当然有信号损失。因此，这一信号损失降低了需要数字CMOS和RF电路二者的电路执行过程的总效率。为了克服这些损失，可能需要调整信号，以便改善信号完整性。然而，这些装置的使用将恶化现有技术已经存在的封装问题。采用RF电路55和CMOS芯片52的现有技术电路的封装效率不高，使得这种电路不可取。为了将分立的RF电路55和CMOS芯片52一起集成，需要PCB上的更大的空间，从而迫使便携式电子产品(例如蜂窝电话)封装在更大的机箱中。考虑到上述问题，对于集成RF电路和CMOS芯片而避免现有技术问题的电路，存在着需求。这种新的电路应该容易制造，保持功率和信号强度，避免使用现有技术同轴线，且封装的空间效率更高。此外，这种电路应该能够处置高速应用，包括RF和微波应用。专利技术的概述广义地说，本专利技术借助于提供集成CMOS线和RF线的电路以及制造集成电路的方法，满足了这些需求。应该承认的是，本专利技术能够以多种方式实现，包括工艺、装置、系统、器件、或方法。以下描述本专利技术的几个实施方案。在一个实施方案中，公开了一种用来制造具有CMOS线和RF线的集成芯片的方法。此方法包括制作下金属化层，然后在下金属化层上制作下介电层。在制作下介电层之后，在下介电层上制作金属化线。然后在金属化线上制作上介电层，以上金属化层制作在上介电层上。接着，沿下介电层和上介电层、金属化线、和上金属化层的侧面，制作氧化物间隔。最后，在氧化物间隔上淀积包封金属层，使下金属化层、上金属化层、和包封金属化层确定RF线的外屏蔽层，而金属化线确定同一个RF线的内导体。在另一个实施方案中，公开了一种衬底上制造有CMOS电路和RF电路的半导体器件。此半导体器件包括下金属化层和排列在下金属化层上的下介电层。然后在下介电层上确定金属化线。上介电层被排列在金属化线上，以上金属化层排列在上介电层上。沿下介电层和上介电层、上金属化层和金属化线的侧面确定氧化物间隔。包封层被构造成环绕氧化物间隔，使下金属化层、上金属化层、以及包封层确定RF线的外屏蔽层。金属化层确定同一个RF线的内导体。在又一个实施方案中，公开了一种衬底上制造有CMOS电路和RF电路的半导体器件的制造方法。制作了下导电屏蔽层，并在此屏蔽层中制作了下介电层。一旦制作了下介电层，中心导体就形成在下介电层上。随后在中心导体上制作上介电层，以上导电屏蔽层位于上介电层上。然后，上介电层与下介电层连接，使上介电层与下介电层形成介电连通。最后，上导电屏蔽层与下导电屏蔽层连接，致使形成包封上介电层与下介电层以及中心导体的外屏蔽层，从而将RF线与CMOS互连线集成在一起。在再一个实施方案中，公开了一种衬底上制造有CMOS电路和RF电路的半导体器件的制造方法。淀积了第一氮化钛层并随后被图形化。然后在第一氮化钛层上淀积第一薄氧化层。在淀积第一薄氧化层之后，在此薄层上溅射金属以形成金属化层。在形成金属化层时，第二薄氧化层被淀积在金属化层上。一旦第二薄氧化层被淀积，第二氮化钛层就被形成在第二薄氧化层上。然后在第二氮化钛层、第二薄氧化层、金属、和第一薄氧化层上，执行腐蚀操作。接着，在第二氮化钛层和第一氮化钛层上淀积满铺的氧化物。随后对此满铺的氧化物进行腐蚀，以确定氧化物间隔。在完成腐蚀操作之后，在第一氮化钛层和第二氮化钛层以及氧化物间隔上，淀积满铺的氮化钛。最后对满铺的氮化钛进行腐蚀，以覆盖氧化物间隔。应该承认本专利技术的许多优点。半导体用途现在能够在同一个芯片上集成RF零件和标准的CMOS零件，且RF零件能够被集成在芯片互连区域的任何层面上。如此一来，就不再要求设计者为了得到所希望的集成电路应用而设计和制造分立的RF芯片和CMOS芯片。作为一个进一步的优点，没有分立芯片集成造成的功率和信号损失，制造时间和成本不增加，且不需要更大的硅面积来设计简单或复杂的电路。而且，本专利技术能够处置各种高速应用，诸如RF、微波、以及运行于高达1GHz和以上频率的其它应用。结合附图，从下列以举例的方式说明本专利技术的原理的详细描述中，本专利技术的其它情况和优点将变得明显。附图的简要说明用结合附图的下列详细描述，能够容易地理解本专利技术。因此，相似的参考号表示相似的结构元件。图1A示出了现有技本文档来自技高网...

【技术保护点】
一种具有制造在半导体晶片上的集成ＣＭＯＳ电路和ＲＦ电路的半导体器件的制作方法，它包含： 制作下金属化层； 在下金属化层上制作下介电层； 在下介电层上制作金属化线； 在金属化线上制作上介电层； 在上介电层上制作上金属化层； 沿下介电层、金属化线、和上介电层的侧面，制作氧化物间隔；以及 在氧化物间隔上制作包封金属化层，使下金属化层、上金属化层、和包封金属化层确定ＲＦ线的外屏蔽层，而金属化线确定ＲＦ线的内导体。

【技术特征摘要】
US 1999-10-28 09/429,5861.一种具有制造在半导体晶片上的集成CMOS电路和RF电路的半导体器件的制作方法，它包含制作下金属化层；在下金属化层上制作下介电层；在下介电层上制作金属化线；在金属化线上制作上介电层；在上介电层上制作上金属化层；沿下介电层、金属化线、和上介电层的侧面，制作氧化物间隔；以及在氧化物间隔上制作包封金属化层，使下金属化层、上金属化层、和包封金属化层确定RF线的外屏蔽层，而金属化线确定RF线的内导体。2.权利要求1所述的具有制造在半导体晶片上的集成CMOS电路和RF电路的半导体器件的制作方法，还包含制作穿过外屏蔽层的导电通孔。3.权利要求2所述的具有制造在半导体晶片上的集成CMOS电路和RF电路的半导体器件的制作方法，还包含在RF线之外的层面上制作CMOS互连线，使CMOS互连与RF线的金属化线电连接。4.权利要求1所述的具有制造在半导体晶片上的集成CMOS电路和RF电路的半导体器件的制作方法，还包含与所述RF线的金属化线成一整体的CMOS线延长，此CMOS线延长延伸到外屏蔽层。5.权利要求4所述的具有制造在半导体晶片上的集成CMOS电路和RF电路的半导体器件的制作方法，还包含将CMOS线延长互连到CMOS电路网络。6.权利要求1所述的具有制造在半导体晶片上的集成CMOS电路和RF电路的半导体器件的制作方法，其中制作下金属化层的操作还包括淀积氮化钛层；以及对氮化钛层进行图形化，以确定下金属化层。7.权利要求1所述的具有制造在半导体晶片上的集成CMOS电路和RF电路的半导体器件的制作方法，其中制作下介电层的操作还包括在下金属化层上淀积薄的氧化层。8.权利要求7所述的具有制造在半导体晶片上的集成CMOS电路和RF电路的半导体器件的制作方法，其中制作下介电层的操作还包括对薄的氧化层进行通孔图形化。9.权利要求1所述的具有制造在半导体晶片上集成的CMOS电路和RF电路的半导体器件的制作方法，其中制作金属化线的操作还包括在下介电层上溅射金属，以形成金属化线。10.权利要求9所述的具有制造在半导体晶片上的集成CMOS电路和RF电路的半导体器件的制作方法，其中制作金属化线的操作还包括对金属化线进行图形化。11.权利要求1所述的具有制造在半导体晶片上的集成CMOS电路和RF电路的半导体器件的制作方法，其中制作上介电层的操作还包括在金属化线上淀积薄的氧化层。12.权利要求11所述的具有制造在半导体晶片上集成的CMOS电路和RF电路的半导体器件的制作方法，其中制作上介电层的操作还包括对薄的氧化层进行图形化，以形成上介电层。13.权利要求1所述的具有制造在半导体晶片上的集成CMOS电路和RF电路的半导体器件的制作方法，其中制作上金属化层的操作还包括淀积氮化钛层。14.权利要求13所述的具有制造在半导体晶片上的集成CMOS电路和RF电路的半导体器件的制作方法，其中制作上金属化层的操作还包括对氮化钛层进行图形化，以形成上金属化层。15.权利要求1所述的具有制造在半导体晶片上的集成CMOS电路和RF电路的半导体器件的制作方法，其中制作氧化物间隔的操作还包括沿下介电层淀积氧化层；沿金属化线淀积氧化层；以及沿上介电层淀积氧化层，以形成氧化物间隔。16.权利要求1所述的具有制造在半导体晶片上的集成CMOS电路...

【专利技术属性】
技术研发人员：S波斯拉，CT加布里尔，M米舍洛夫，M维林，
申请(专利权)人：皇家菲利浦电子有限公司，
类型：发明
国别省市：NL[荷兰]