具有共享导电选择栅极的紧凑存储器单元及其制造方法技术

本发明专利技术涉及具有共享导电选择栅极的紧凑存储器单元及其制造方法。本文公开的示例性器件包括：第一存储器单元，其包括位于半导体衬底的上表面上方的第一存储器栅极；以及第二存储器单元，其包括位于半导体衬底的上表面上方的第二存储器栅极。在该示例中，该器件还包括导电选择栅极结构，其位于半导体衬底的上表面上方且在第一存储器栅极和第二存储器栅极之间，其中该导电选择栅极结构由第一存储器单元和第二存储器单元共享。和第二存储器单元共享。和第二存储器单元共享。

【技术实现步骤摘要】
具有共享导电选择栅极的紧凑存储器单元及其制造方法


[0001]本公开一般地涉及集成电路的制造，更具体地涉及具有共享导电选择栅极的新颖紧凑存储器单元的各种实施例以及制造这种存储器单元的各种新颖方法。

技术介绍

[0002]非易失性存储器单元广泛用于许多现代集成电路器件和许多消费产品中。通常，存储器单元是存储电学信息的装置。存在多种不同形式的存储器单元，例如浮栅型存储器单元、电荷俘获型存储器单元等。电荷俘获型存储器单元的一种典型配置包括位于半导体衬底上的栅极绝缘层、位于栅极绝缘层上的电荷存储层、位于电荷存储层上的阻挡绝缘层以及位于阻挡绝缘层上方的栅电极。即使是最基本的电子消费产品，通常也包含数百万个这样的存储器单元。
[0003]存储器单元的各种结构可由多种不同的材料制成。在较常见的一种材料组合中，栅极绝缘层和阻挡绝缘层由二氧化硅制成，电荷存储层由氮化硅(或富硅氮化物)制成。由于在存储器单元中采用的材料(氧化物
‑
氮化物
‑
氧化物)，这种存储器单元有时被称为“ONO”型存储器单元。栅电极可由多种不同的导电材料组成，例如多晶硅、金属、金属化合物等。在栅极绝缘层和阻挡绝缘层由二氧化硅制成，电荷存储层由氮化硅制成，栅电极由多晶硅制成的情况下，这种存储器单元通常被称为SONOS(硅
‑
氧化物
‑
氮化物
‑
氧化物
‑
硅)型存储器单元。这种电荷俘获型存储器单元的另一变型被称为MONOS(金属
‑
氧化物
‑
氮化物
‑
氧化物
‑
硅)单元，其中栅电极包括金属，栅极绝缘层和阻挡绝缘层由二氧化硅制成，电荷存储层由氮化硅制成。在又一变型中，阻挡绝缘层可由高绝缘材料(k值大于10)制成并且栅电极由多晶硅制成。此类存储器单元有时被称为SHINOS(硅
‑
HI
‑
k
‑
氮化物
‑
氧化物
‑
硅)存储器单元。还有更多可能的材料配置。
[0004]无论此类存储器单元的确切结构和材料如何，业界一直在不断推动提高此类存储器单元的性能和耐用性，并减小此类存储器单元的物理尺寸以及增加其在集成电路器件上的封装密度。本公开涉及具有共享导电选择栅极的新颖紧凑存储器单元的各种实施例以及制造此类存储器单元的各种新颖方法。

技术实现思路

[0005]以下给出了本专利技术的简化
技术实现思路
以提供对本专利技术某些方面的基本理解。此
技术实现思路
不是对本专利技术的详尽概述。它不旨在识别本专利技术的关键或重要元素或描绘本专利技术的范围。其唯一目的是以简化的形式呈现一些概念，作为稍后讨论的更详细描述的前序。
[0006]一般而言，本公开涉及具有共享导电选择栅极的新颖紧凑存储器单元的各种实施例以及制造此类存储器单元的各种新颖方法。本文公开的一个示例性器件包括：第一存储器单元，其包括位于半导体衬底的上表面上方的第一存储器栅极，以及第二存储器单元，其包括位于所述半导体衬底的所述上表面上方的第二存储器栅极。在该示例中，该器件还包括导电选择栅极结构，其位于所述半导体衬底的所述上表面上方且在所述第一存储器栅极
和所述第二存储器栅极之间，其中所述导电选择栅极结构由所述第一存储器单元和所述第二存储器单元共享。
附图说明
[0007]可以通过参考结合附图进行的以下描述来理解本公开，在附图中，相同的参考标号表示相同的元素，并且在附图中：
[0008]图1至图15示出了具有共享导电选择栅极的新颖紧凑存储器单元的各种实施例以及制造这种存储器单元的各种新颖方法。附图并非按比例绘制。
[0009]虽然本文公开的主题易于具有各种修改和替代形式，但是其具体实施例已经通过示例在附图中示出并且在本文中进行了详细描述。然而，应理解，本文对具体实施例的描述并非旨在将本专利技术限制为所公开的特定形式，而是相反地，其意图是涵盖落在由所附权利要求书限定的本专利技术的精神和范围内的所有修改、等同物和替代物。
具体实施方式
[0010]下面描述本专利技术的各种示例性实施例。为了清楚起见，在本说明书中没有描述实际实施方式的所有特征。当然，应当理解，在任何这样的实际实施例的开发中，必须做出许多特定于实施方式的决定来实现开发者的特定目标，例如遵守与系统有关和与行业有关的约束，这些约束从一种实施方式到另一实施方式都会有所不同。此外，将意识到，这些开发工作可能复杂且耗时，但是对受益于本公开的本领域普通技术人员而言仍将是例行的工作。
[0011]现在将参考附图描述本主题。在附图中示意性地描绘的各种结构、系统和装置仅出于解释的目的，以使本公开的内容不会被本领域技术人员公知的细节模糊。然而，包括附图是为了描述和解释本公开的说明性示例。本领域技术人员在完全阅读本申请之后将理解，附图中未示出各种掺杂区域，例如源极/漏极区、晕圈注入区、阱区等。在此使用的单词和短语应该被理解和解释为具有与相关领域的技术人员对这些单词和短语的理解一致的含义。并不旨在通过此处对术语或短语的一致使用来暗示术语或短语的特殊定义，即与本领域技术人员所理解的普通和惯常含义不同的定义。在术语或短语旨在具有特殊含义，即不同于本领域技术人员所理解的含义的情况下，这样的特殊定义将在说明书中以直接、明确地提供术语或短语的特殊定义的明确方式明确地阐述。
[0012]在完全阅读本申请之后，对于本领域技术人员而言将显而易见的是，本文公开的IC产品100的各种实施例可以并入到任何类型的集成电路产品中，例如，它可以是独立的存储器产品，其中存储器电路嵌有逻辑电路的产品等等。可以使用多种不同的材料并通过执行多种已知的工艺操作(例如化学气相沉积(CVD)、原子层沉积(ALD)、热生长工艺、旋涂技术等)来形成本文所述的各种组件、结构和材料层。这些各种材料层的厚度也可以根据特定应用而变化。参考附图，现在将更详细地描述本文公开的方法和器件的各种示例性实施例。
[0013]图1至图15示出了IC产品100的各种实施例，IC产品100包括具有共享导电选择栅极的存储器单元101A、101B(集合地使用参考标号101表示)的新颖紧凑布置以及制造此类存储器单元101的各种新颖方法。存储器单元101可以是N型器件或P型器件。在本文描述的说明性示例中，存储器单元101将是N型器件。
[0014]存储器单元101将形成在半导体衬底102之上和上方。半导体衬底102可以具有各种构造，例如体硅构造。衬底102还可以具有绝缘体上半导体(SOI)构造，其包括基底半导体层、掩埋绝缘层和位于掩埋绝缘层上方的有源半导体层，其中形成在衬底102上的晶体管器件(未示出)形成在有源半导体层中和上方。衬底102可以由硅制成，或者可以由硅以外的半导体材料制成。因此，术语“衬底”或“半导体衬底”应被理解为涵盖所有半导体材料以及这些半导体材料的所有形式。
[0015]图1示出了在执行若干处理操作之后处于早期制造阶段的IC产品100。首本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种器件，包括：具有上表面的半导体衬底；第一存储器单元，其包括位于所述半导体衬底的所述上表面上方的第一存储器栅极；第二存储器单元，其包括位于所述半导体衬底的所述上表面上方的第二存储器栅极；以及导电选择栅极结构，其位于所述半导体衬底的所述上表面上方且在所述第一存储器栅极和所述第二存储器栅极之间，其中所述导电选择栅极结构由所述第一存储器单元和所述第二存储器单元共享。2.根据权利要求1所述的器件，还包括：第一侧壁间隔物，其邻近所述第一存储器栅极定位；以及第二侧壁间隔物，其邻近所述第二存储器栅极定位，其中所述导电选择栅极结构物理地接触所述第一侧壁间隔物和所述第二侧壁间隔物二者。3.根据权利要求1所述的器件，还包括：位于所述半导体衬底中的第一掺杂区，其中所述第一掺杂区用作所述第一存储器单元和所述第二存储器单元的源极线；以及位于所述半导体衬底中的第二掺杂区，其中所述第二掺杂区用作所述第一存储器单元和所述第二存储器单元的位线。4.根据权利要求1所述的器件，还包括：绝缘材料层，其位于所述导电选择栅极结构的底表面和所述半导体衬底的所述上表面之间；第一栅帽盖，其位于所述第一存储器栅极上方，所述第一栅帽盖具有上表面；以及第二栅帽盖，其位于所述第二存储器栅极上方，所述第二栅帽盖具有上表面，其中所述导电选择栅极结构的上表面位于所述第一栅帽盖和所述第二栅帽盖的所述上表面下方或与其基本共面。5.根据权利要求1所述的器件，还包括：绝缘材料层，其位于所述导电选择栅极结构的底表面和所述半导体衬底的所述上表面之间；第一栅帽盖，其位于所述第一存储器栅极上方，所述第一栅帽盖具有上表面；以及第二栅帽盖，其位于所述第二存储器栅极上方，所述第二栅帽盖具有上表面，其中所述导电选择栅极结构的上表面位于所述第一栅帽盖和所述第二栅帽盖的所述上表面上方。6.根据权利要求1所述的器件，其中所述第一存储器栅极和所述第二存储器栅极中的每一者包括：栅极绝缘层，其位于所述半导体衬底上方；电荷存储层，其位于所述栅极绝缘层上方；阻挡绝缘层，其位于所述电荷存储层上方；以及导电栅电极，其位于所述阻挡绝缘层上方。7.根据权利要求1所述的器件，还包括：第一侧壁间隔物，其邻近所述第一存储器栅极定位，其中所述第一侧壁间隔物物理地接触所述第一存储器栅极；以及
第二侧壁间隔物，其邻近所述第二存储器栅极定位，其中所述第二侧壁间隔物物理地接触所述第二存储器栅极。8.根据权利要求1所述的器件，其中所述导电选择栅极结构物理地接触所述第一存储器栅极且物理地接触所述第二存储器栅极。9.一种器件，包括：具有上表面的半导体衬底；第一存储器单元，其包括位于所述半导体衬底的所述上表面上方的第一存储器栅极；第一侧壁间隔物，其邻近所述第一存储器栅极定位；第二存储器单元，其包括位于所述半导体衬底的所述上表面上方的第二存储器栅极；第二侧壁间隔物，其邻近所述第二存储器栅极定位；导电选择栅极结构，其位于所述半导体衬底的所述上表面上方且在所述第一侧壁间隔物和所述第二侧壁间隔物之间，其中所述导电选择栅极结构由所述第一存储器单元和所述第二存储器单元共享。10.根据权利要求9所述的器件，还包括：位...

【专利技术属性】
技术研发人员：孙永顺，卓荣发，陈学深，郭克文，
申请(专利权)人：格芯新加坡私人有限公司，
类型：发明
国别省市：