穿过至少两个金属层的气隙以及相关方法技术

本公开涉及穿过至少两个金属层的气隙以及相关方法。公开了形成包括延伸穿过至少两个金属层的气隙的半导体器件的方法，以及这样形成的半导体器件。在开口的侧壁上使用电介质衬里层，以确保均匀的宽度并且在扩大用于形成气隙的开口期间保护特定帽层。气隙包括气隙侧壁上的电介质衬里层的残余物。与仅单个金属层中的气隙或不同层中的堆叠气隙相比，该气隙减小了器件层中的晶体管栅极与用于接触晶体管的源极和漏极的相邻布线和过孔之间的电容。源极和漏极的相邻布线和过孔之间的电容。源极和漏极的相邻布线和过孔之间的电容。

【技术实现步骤摘要】
穿过至少两个金属层的气隙以及相关方法


[0001]本公开涉及半导体器件，更具体地涉及延伸穿过至少两个金属层的气隙及其形成方法。气隙减小了诸如绝缘体上半导体(SOI)衬底中的射频开关之类的应用中的关断状态电容(C
off
)。

技术介绍

[0002]射频(RF)开关广泛用于诸如智能手机之类的电信设备，以通过传输路径路由高频电信信号。例如，RF开关常用于智能手机，以允许在不同地区使用不同的数字无线技术标准。当前RF开关通常使用绝缘体上半导体(SOI)衬底制造。在SOI衬底中形成的RF开关的一个挑战是控制两个相互竞争的参数：导通电阻(R
on
)和关断状态电容(C
off
)，导通电阻是当电力切换为导通时开关的电阻，关断状态电容指示在系统内发生的串扰或噪声量，即，在一个电路上传输的信号对另一电路产生不期望的影响的量。R
on
优选地在RF开关导通时尽可能低以降低功耗，并且C
off
应最小化以减少不期望的耦合噪声。在传统的半导体制造工艺中，降低R
on
或C
off
会在另一参数中产生相反的效果。

技术实现思路

[0003]本公开的第一方面涉及一种方法，包括：形成具有延伸到器件层之上的至少两个金属层中的深度的开口；至少在所述开口的上部的侧壁之上形成电介质衬里层(lining layer)；扩大未被所述电介质衬里层覆盖的所述开口的至少一部分；以及通过在所述开口之上形成层间电介质层以密封所述开口来形成穿过所述至少两个金属层的气隙，其中，所述电介质衬里层中的一部分保留在所述气隙的侧壁上。
[0004]本公开的第二方面包括一种半导体器件，包括：包括晶体管栅极的器件层；位于所述器件层之上的至少两个金属层；以及延伸穿过所述至少两个金属层中的每一个金属层的气隙。
[0005]本公开的第三方面涉及一种射频绝缘体上半导体(RFSOI)开关，包括：位于绝缘体上半导体(SOI)衬底的SOI器件层中的晶体管栅极；位于所述SOI器件层之上的至少两个金属层；以及延伸穿过所述至少两个金属层中的每一个金属层的气隙。
[0006]通过下面对本公开的实施例的更具体的描述，本公开的上述和其他特征将是显而易见的。
附图说明
[0007]将参考以下附图详细描述本公开的实施例，其中相同的参考标号表示相同的元素，并且其中：
[0008]图1示出了用于根据本公开的方法的初始结构的实施例的截面图。
[0009]图2示出了示例性晶体管栅极的放大截面图。
[0010]图3A
‑
3E示出了根据本公开的方法的实施例的蚀刻开口的截面图。
[0011]图4示出了根据本公开的实施例的去除气隙掩模的截面图。
[0012]图5A
‑
5B示出了根据本公开的实施例的形成电介质衬里层的截面图。
[0013]图6A
‑
6C示出了根据本公开的实施例的扩大开口的截面图。
[0014]图7示出了根据本公开的实施例的方法和其晶体管栅极之上具有气隙的半导体器件(例如射频SOI开关)的截面图。
[0015]图8示出了图7中的气隙的上部的放大截面图。
[0016]图9示出了根据本公开的另一实施例的方法和其晶体管栅极之上具有气隙的半导体器件(例如射频SOI开关)的截面图。
[0017]请注意，本公开的附图未按比例绘制。附图旨在仅描绘本公开的典型方面，因此不应视为限制本公开的范围。在附图中，相似的标号表示附图之间的相似元素。
具体实施方式
[0018]在下面的描述中，参考了形成本专利技术一部分的附图，并且其中以图示的方式示出了可以实践本教导的特定示例性实施例。这些实施例的描述足够详细以使本领域技术人员能够实践本教导，应当理解，在不脱离本教导的范围的情况下，可以使用其他实施例并且可以进行更改。因此，以下描述仅是说明性的。
[0019]将理解，当诸如层、区域或衬底的元素被称为位于另一元素“上”或“之上”时，它可以直接地位于另一元素上、或者也可以存在中间元素。与此形成对比，当元素被称为“直接位于另一元素上”或“直接位于另一元素之上”时，不存在任何中间元素。还应当理解，当一个元素被称为“被连接”或“被耦接”到另一元素时，它可以被直接地连接或耦接到另一元素、或者可以存在中间元素。与此形成对比，当一个元素被称为“被直接连接”或“被直接耦接”到另一元素时，不存在任何中间元素。
[0020]说明书中对本公开的“一个实施例”或“一实施例”及其的其他变型的提及意味着结合该实施例描述的特定特征、结构、特性等被包括在本公开的至少一个实施例中。因此，短语“在一个实施例中”或“在一实施例中”以及出现在说明书各处的任何其他变型不一定都指同一实施例。应当理解，例如在“A/B”、“A和/或B”以及“A和B中的至少一者”的情况下使用“/”、“和/或”和“至少一者”中的任一者旨在包含仅选择第一个列出的选项(a)、或仅选择第二个列出的选项(B)、或同时选择这两个选项(A和B)。作为其他示例，在“A、B和/或C”和“A、B和C中的至少一者”的情况下，这些短语旨在包含仅选择第一个列出的选项(A)、或仅选择第二个列出的选项(B)、或仅选择第三个列出的选项(C)、或仅选择第一个和第二个列出的选项(A和B)、或仅选择第一个和第三个列出的选项(A和C)、或仅选择第二个和第三个列出的选项(B和C)、或选择所有这三个选项(A和B和C)。如本领域普通技术人员显而易见的，该情况可扩展用于所列出的许多项。
[0021]本公开涉及形成包括延伸穿过至少两个金属层的气隙的半导体器件的方法，以及这样形成的半导体器件。与仅单个金属层中的气隙或不同层中的堆叠气隙相比，该气隙减小了器件层中的晶体管栅极与用于接触晶体管源极和漏极的相邻布线和过孔(via)之间的电容。当晶体管用于诸如绝缘体上半导体(SOI)衬底或体(非SOI)衬底中的射频(RF)开关之类的应用中时，这种电容减小可以降低晶体管的关断状态电容。通过控制本征场效应晶体管(FET)电容的主要贡献者之一(接触或器件层以及至少第一金属层的有效介电常数)，延
伸穿过晶体管栅极之上的两个或更多个金属层的气隙的使用提供了一种机制，用于减小使用该晶体管的任何器件的关断电容。本公开的实施例采用电介质衬里层以提供具有基本均匀的宽度的气隙，并在扩大用于形成延伸穿过至少两个金属层的气隙的开口期间保护某些帽层。
[0022]虽然将针对SOI衬底和RF开关描述本公开的教导，但应理解，实施例可应用于各种替代半导体器件，例如但不限于低噪声放大器(LNA)和功率放大器。此外，该教导可以应用于不同的衬底，例如体衬底。
[0023]参考图1，示出了根据本公开的实施例的形成用于半导体器件的气隙的方法的第一工艺的截面图。图1示出了在形成器件层102、第一互连层104和第二互连层106之后的半导体器件100。第一互连层104包括第一金属层110(M1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种方法，包括：形成具有延伸到器件层之上的至少两个金属层中的深度的开口；至少在所述开口的上部的侧壁之上形成电介质衬里层；扩大未被所述电介质衬里层覆盖的所述开口的至少一部分；以及通过在所述开口之上形成层间电介质层以密封所述开口来形成穿过所述至少两个金属层的气隙，其中，所述电介质衬里层中的一部分保留在所述气隙的侧壁上。2.根据权利要求1所述的方法，其中，所述扩大包括对所述开口进行稀氢氟(DHF)酸蚀刻。3.根据权利要求1所述的方法，其中，所述扩大扩大了所述开口的宽度和深度。4.根据权利要求1所述的方法，其中，所述至少两个金属层包括第一金属层和第二金属层，所述第一金属层是第一互连层的一部分，所述第一互连层还包括第一过孔层，所述第二金属层是第二互连层的一部分，所述第二互连层还包括第二过孔层，其中，所述气隙延伸穿过所述第二过孔层和部分所述第一过孔层。5.根据权利要求1所述的方法，其中，所述气隙位于所述至少两个金属层中的最下金属层下方的所述器件层中的晶体管栅极之上。6.根据权利要求5所述的方法，其中，形成所述开口暴露所述至少两个金属层中的最上金属层之上的第一金属帽层的边缘以及所述开口的所述上部处的所述第一金属帽层下方的第一电介质层；其中，至少在所述开口的所述上部的所述侧壁之上形成所述电介质衬里层在包括所述第一金属帽层的所述边缘的所述第一金属帽层之上以及在所述第一电介质层的侧壁的至少一部分之上形成所述电介质衬里层；以及其中，所述电介质衬里层在所述扩大之后保留在所述第一金属帽层的至少所述边缘和所述第一电介质层的所述侧壁的所述至少一部分上。7.根据权利要求6所述的方法，其中，形成所述开口暴露所述至少两个金属层中位于所述最上金属层下方的另一金属层之上的第二金属帽层的边缘和位于所述第二金属帽层下方的第二电介质层；以及其中，至少在所述开口的所述上部的所述侧壁之上形成所述电介质衬里层还在所述第二金属帽层的所述边缘之上以及在所述第二电介质层的侧壁的至少一部分之上形成所...

【专利技术属性】
技术研发人员：徐薇惠，谢君毅，
申请(专利权)人：格芯新加坡私人有限公司，
类型：发明
国别省市：