半导体结构及其形成方法技术

一种半导体结构及其形成方法，其中方法包括：提供衬底；在所述衬底上形成第一介质层；在所述第一介质层内形成第一开口，所述第一开口暴露出衬底表面，所述第一开口包括第一区和位于所述第一区上的第二区，所述第一区内具有牺牲层；在所述第二区侧壁和底部形成保护材料层和位于所述保护材料层侧壁的阻挡材料层，形成所述保护材料层的工艺温度低于形成所述阻挡材料层的工艺温度；回刻蚀所述阻挡材料层和所述保护材料层，直至暴露出所述牺牲层表面，在所述第二区侧壁形成保护层和阻挡层；去除所述牺牲层；在所述第一开口内形成第一导电结构，所述保护材料层对牺牲层起到密封作用，可避免牺牲层的挥发，利于生产推广。利于生产推广。利于生产推广。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]金属互连结构是半导体器件中不可或缺的结构，用于实现有源区与有源区之间的互连、晶体管和晶体管之间的互连、或者不同层金属线之间的互连，完成信号的传输和控制。因此，在半导体制造过程中，金属互连结构的形成对半导体器件的性能以及半导体制造成本有着很大的影响。为了增加器件的密度，在集成电路中的半导体器件的尺寸已经被不断减小，为了实现各个半导体器件的电连接，通常需要多层互连结构。
[0003]一般的，在半导体器件制造过程的后端互连工艺中，第一层金属层(M1)需要与下层的有源器件结构(包含源漏区域和栅极结构区域)之间形成电学连接。因此，在形成第一层金属层之前，通常需要预先形成半导体器件的局部互连结构(Local Interconnect)。所述局部互连结构包含：与下层的源漏区之间电连接的第零层金属层(M0)、以及与栅极结构之间电连接的第零层栅金属层(M0G)。
[0004]然而，现有技术中具有局部互连结构的制造工艺有待提升，且形成的半导体结构的性能有待进一步提高。

技术实现思路

[0005]本专利技术解决的技术问题是提供一种半导体结构及其形成方法，以提升半导体结构的性能。
[0006]为解决上述技术问题，本专利技术技术方案提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底上形成第一介质层；在所述第一介质层内形成第一开口，所述第一开口暴露出衬底表面，所述第一开口包括第一区和位于所述第一区上的第二区，所述第一区内具有牺牲层；在所述第二区侧壁和底部形成保护材料层和位于所述保护材料层侧壁的阻挡材料层，形成所述保护材料层的工艺温度低于形成所述阻挡材料层的工艺温度；回刻蚀所述阻挡材料层和所述保护材料层，直至暴露出所述牺牲层表面，在所述第二区侧壁形成保护层和阻挡层；去除所述牺牲层；在所述第一开口内形成第一导电结构。
[0007]可选的，所述保护材料层的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
[0008]可选的，所述保护材料层的材料包括氧化硅。
[0009]可选的，所述保护材料层的形成工艺包括原子层沉积工艺；所述原子层沉积工艺的工艺参数包括：工艺温度范围为60摄氏度至200摄氏度。
[0010]可选的，所述保护材料层的厚度范围为2纳米至5纳米。
[0011]可选的，所述第二区在沿所述衬底表面方向上的宽度范围为25纳米至40纳米。
[0012]可选的，包括：在形成所述第一介质层前，在所述衬底上形成若干栅极结构，所述第一介质层还位于所述栅极结构顶部和侧壁。
[0013]可选的，所述第一区在衬底上具有第一投影，所述第二区在衬底上具有第二投影，所述第一投影的面积小于第二投影的面积，且所述第一投影在第二投影的范围内。
[0014]可选的，所述第一开口和所述牺牲层的形成方法包括：在所述第一介质层内形成初始第一开口，所述初始第一开口包括第一区和位于第一区上的初始第二区，所述初始第一开口暴露出所述衬底表面，且所述初始第一开口位于相邻栅极结构之间；在第一区内形成牺牲层；以所述牺牲层为掩膜，对暴露出的初始第二区侧壁的部分第一介质层进行刻蚀，形成所述第二区。
[0015]可选的，对暴露出的初始第二区侧壁的部分第一介质层进行刻蚀的工艺包括干法刻蚀工艺。
[0016]可选的，所述牺牲层的形成方法还包括：在所述初始第一开口内形成初始牺牲层；回刻蚀所述初始牺牲层，直至暴露出初始第二区侧壁，在第一区内形成所述牺牲层。
[0017]可选的，还包括：在第一介质层内形成第二导电结构，所述第二导电结构位于所述栅极结构上，所述阻挡层位于第一导电结构和第二导电结构之间。
[0018]可选的，形成第一导电结构之后，形成第二导电结构之前，还包括：在第一介质层上和第一导电结构上形成第二介质层；所述第二导电结构位于第一介质层内和第二介质层内。
[0019]可选的，所述第二导电结构的形成方法包括：在所述第二介质层上形成掩膜层，所述掩膜层暴露出所述栅极结构上的部分第二介质层表面；以所述掩膜层为掩膜刻蚀所述第二介质层和所述第一介质层，直至暴露出所述栅极结构顶部表面，在所述第一介质层和所述第二介质层内形成第二开口，所述第二开口侧壁暴露出所述阻挡层侧壁表面；在所述第二开口内形成第二导电结构。
[0020]可选的，所述第二导电结构包括衬垫层和位于衬垫层上的导电层；所述衬垫层的材料包括钛、钽、氮化钛或氮化钽；所述导电层的材料包括金属，所述金属包括钴。
[0021]可选的，所述栅极结构两侧的衬底内具有源漏掺杂区，所述第一介质层位于所述源漏掺杂区上；所述第一导电结构位于所述源漏掺杂区上。
[0022]可选的，所述牺牲层的材料包括有机材料；所述有机材料包括无定形碳。
[0023]可选的，所述第一导电结构包括衬垫层和位于衬垫层上的导电层；所述衬垫层的材料包括钛、钽、氮化钛或氮化钽；所述导电层的材料包括金属，所述金属包括钴。
[0024]相应的，本专利技术技术方案还提供一种半导体结构，包括：衬底；位于所述衬底上的栅极结构和第一介质层，所述第一介质层位于所述栅极结构顶部和侧壁；位于所述第一介质层内的第一开口，所述第一开口包括第一区和位于所述第一区上的第二区，所述第一开口暴露出所述衬底表面，且所述第一开口位于相邻栅极结构之间；位于所述第二区侧壁的保护层和阻挡层，所述保护层位于所述阻挡层和所述第二区之间，所述阻挡层的材料与所述第一介质层的材料不同；位于第一开口内的第一导电结构，所述阻挡层位于所述第一导电结构侧壁。
[0025]可选的，还包括：位于第一介质层内的第二导电结构，所述第二导电结构位于所述栅极结构上，所述阻挡层位于第一导电结构和第二导电结构之间。
[0026]与现有技术相比，本专利技术的技术方案具有以下有益效果：
[0027]本专利技术技术方案中的半导体结构的形成方法中，在所述第二区侧壁和底部形成保
护材料层和位于所述保护材料层侧壁的阻挡材料层，形成所述保护材料层的工艺温度低于形成所述阻挡材料层的工艺温度，由于形成阻挡材料层之前，先形成保护材料层，所述保护材料层形成过程中的工艺温度较低，可以减少因高温导致所述牺牲层产生的挥发的情况，同时，在后续所述阻挡材料层的形成过程中，所述保护材料层对牺牲层起到密封作用，可避免牺牲层的挥发，进而减少牺牲层的材料因挥发至薄膜机台而对薄膜机台造成污染的情况，使本专利技术技术方案利于在生产中推广。
[0028]进一步，在第一介质层内形成第二导电结构时，所述第二导电结构能够通过位于第一开口第二区侧壁的阻挡层进行自对准形成于栅极结构上，同时，所述第二导电结构和第一导电结构能够通过所述阻挡层进行电隔离，减小了所述第二导电结构和第一导电结构的接触风险。使得形成所述半导体结构的工艺流程简化，减少了结构损伤的风险，提升了半导体结构的性能。
...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供衬底；在所述衬底上形成第一介质层；在所述第一介质层内形成第一开口，所述第一开口暴露出衬底表面，所述第一开口包括第一区和位于所述第一区上的第二区，所述第一区内具有牺牲层；在所述第二区侧壁和底部形成保护材料层和位于所述保护材料层侧壁的阻挡材料层，形成所述保护材料层的工艺温度低于形成所述阻挡材料层的工艺温度；回刻蚀所述阻挡材料层和所述保护材料层，直至暴露出所述牺牲层表面，在所述第二区侧壁形成保护层和阻挡层；去除所述牺牲层；在所述第一开口内形成第一导电结构。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述保护材料层的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述保护材料层的材料包括氧化硅。4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述保护材料层的形成工艺包括原子层沉积工艺；所述原子层沉积工艺的工艺参数包括：工艺温度范围为60摄氏度至200摄氏度。5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述保护材料层的厚度范围为2纳米至5纳米。6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二区在沿所述衬底表面方向上的宽度范围为25纳米至40纳米。7.如权利要求1所述的半导体结构的形成方法，其特征在于，包括：在形成所述第一介质层前，在所述衬底上形成若干栅极结构，所述第一介质层还位于所述栅极结构顶部和侧壁。8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述第一区在衬底上具有第一投影，所述第二区在衬底上具有第二投影，所述第一投影的面积小于第二投影的面积，且所述第一投影在第二投影的范围内。9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述第一开口和所述牺牲层的形成方法包括：在所述第一介质层内形成初始第一开口，所述初始第一开口包括第一区和位于第一区上的初始第二区，所述初始第一开口暴露出所述衬底表面，且所述初始第一开口位于相邻栅极结构之间；在第一区内形成牺牲层；以所述牺牲层为掩膜，对暴露出的初始第二区侧壁的部分第一介质层进行刻蚀，形成所述第二区。10.如权利要求9所述的半导体结构的形成方法，其特征在于，对暴露出的初始第二区侧壁的部分第一介质层进行刻蚀的工艺包括干法刻蚀工艺。11.如权利要求9所述的半导体结构的形成方法，其特征在于，所述牺牲层的形成方法还包括：在所述初始第一开口内形成初始牺牲层；回刻蚀所述初始牺牲层，...

【专利技术属性】
技术研发人员：于海龙，苏博，荆学珍，张浩，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：