具有衬底连接的深沟槽隔离结构制造技术

本公开涉及具有衬底连接的深沟槽隔离结构。包括深沟槽隔离结构的半导体结构和形成包括深沟槽隔离结构的半导体结构的方法。该半导体结构包括具有器件区的半导体衬底以及位于半导体衬底中的深沟槽隔离结构。深沟槽隔离结构还包括第一部分、与第一部分相邻的第二部分、以及位于第一部分和第二部分中的导体层。深沟槽隔离结构的第一部分中的导体层围绕器件区。深沟槽隔离结构的第二部分中的导体层限定到半导体衬底的电连接。定到半导体衬底的电连接。定到半导体衬底的电连接。

【技术实现步骤摘要】
具有衬底连接的深沟槽隔离结构


[0001]本公开涉及半导体器件和集成电路制造，更具体地涉及包括深沟槽隔离结构的半导体结构以及形成深沟槽隔离结构的方法。

技术介绍

[0002]功率半导体器件可用于汽车、消费者和工业应用，例如电源和功率转换器。负载电流可以由功率半导体器件的一个或多个功率单元(power cell)传导。每个功率单元可以通过深沟槽隔离区电隔离。深沟槽隔离区可以用作收集和排出电荷的衬底拾取器，以避免能够对功率半导体器件造成损坏的电荷累积。
[0003]需要改进的包括深沟槽隔离结构的半导体结构和形成包括深沟槽隔离结构的结构的方法。

技术实现思路

[0004]在本专利技术的实施例中，一种半导体结构包括：半导体衬底，其具有器件区；以及深沟槽隔离结构，其位于所述半导体衬底中。所述深沟槽隔离结构包括第一部分、与所述第一部分相邻的第二部分、以及位于所述第一部分和所述第二部分中的导体层。所述深沟槽隔离结构的所述第一部分中的所述导体层围绕所述器件区。所述深沟槽隔离结构的所述第二部分中的所述导体层限定到所述半导体衬底的电连接。
[0005]在本专利技术的实施例中，一种方法包括在半导体衬底中形成深沟槽隔离结构。所述深沟槽隔离结构包括第一部分、与所述第一部分相邻的第二部分、以及位于所述第一部分和所述第二部分中的导体层。所述深沟槽隔离结构的所述第一部分中的所述导体层围绕所述半导体衬底的器件区。所述深沟槽隔离结构的所述第二部分中的所述导体层限定到所述半导体衬底的电连接。
附图说明
[0006]并入本说明书并构成本说明书的一部分的附图示出了本专利技术的各种实施例，并与上面给出的本专利技术的一般描述和下面给出的实施例的详细描述一起用于解释本专利技术的实施例。在附图中，相同的参考标号指示各个视图中的相同特征。
[0007]图1是根据本专利技术的实施例的处理方法的初始制造阶段的结构的俯视图。
[0008]图1A是图1的一部分的放大视图。
[0009]图2是大致沿着图1A中的线2
‑
2截取的截面图。
[0010]图2A是大致沿着图1A中的线2A
‑
2A截取的截面图。
[0011]图2B是大致沿着图1A中的线2B
‑
2B截取的截面图。
[0012]图3、3A和3B是图2、2A和2B之后的制造阶段的截面图。
[0013]图4、4A和4B是图3、3A和3B之后的制造阶段的截面图。
[0014]图5、5A和5B是图4、4A和4B之后的制造阶段的截面图。
[0015]图6是图5、5A和5B之后的制造阶段的俯视图。
[0016]图7是根据本专利技术的替代实施例的结构的俯视图。
具体实施方式
[0017]参考图1、1A、2、2A、2B并且根据本专利技术的实施例，半导体衬底10可以包括半导体层12和隔离阱14。半导体衬底10可以由诸如单晶硅之类的半导体材料构成。在实施例中，半导体层12和隔离阱14可以掺杂有n型掺杂剂(例如，砷或磷)以具有n型导电性，并且隔离阱14下方的半导体衬底10的部分可以掺杂有p型掺杂剂(例如，硼)以具有p型导电性。
[0018]在半导体衬底10中形成深沟槽18、20、22。深沟槽18、20、22可以通过光刻和蚀刻工艺而被图案化。为此，可以通过光刻工艺在半导体衬底10上方形成蚀刻掩模。蚀刻掩模可以包括通过旋涂工艺施加的光致抗蚀剂层，该光致抗蚀剂层被预烘烤、暴露于通过光掩模投射的光、曝光后被烘烤并用化学显影剂显影以限定用于形成深沟槽18、20、22的一组开口。在形成蚀刻掩模之后，使用蚀刻工艺形成深沟槽18、20、22，并且在形成深沟槽18、20、22之后，可以通过例如灰化来剥离蚀刻掩模。在实施例中，深沟槽18、20、22可以穿透半导体层12和隔离阱14进入位于隔离阱14下方的半导体衬底10的相反掺杂部分。
[0019]深沟槽18完全围绕半导体衬底10的器件区25，随后可在器件区25中形成器件结构。在实施例中，深沟槽18可以由完全围绕器件区25的多边闭合几何形状构成。在实施例中，深沟槽18可以具有多边闭合形状，该闭合形状是八边形，其侧边被布置为段以限定完全围绕器件区25的八边形。隔离阱14可以将器件区25与位于隔离阱14下方的半导体衬底10的相反掺杂部分电隔离。
[0020]深沟槽18具有穿入半导体衬底10到达底部28处的表面的外侧壁24和内侧壁26。类似地，深沟槽20具有穿入半导体衬底10到达底部36处的表面的侧壁32、34，并且深沟槽22具有穿入半导体衬底10到达底部42处的表面的侧壁38、40。深沟槽20的侧壁32、34与深沟槽22的侧壁38、40相交，以限定相交的共用区域44。在共用区域44中，深沟槽20的底部36和深沟槽22的底部42在一区域内重合(coincident)。底部28、36、42可位于相对于半导体衬底10的前表面11例如约30微米的深度处。
[0021]拐角46由深沟槽20的侧壁32、34与深沟槽22的侧壁38、40的交叉限定。拐角46布置在共用区域44的外边界的周围，并且连接相邻拐角46的平面可以限定共用区域44的外周。在实施例中，拐角46可以是直角。在替代实施例中，拐角46可以是倒角。在替代实施例中，拐角46可以是圆角。
[0022]深沟槽20可以相对于深沟槽22成一角度对齐。在实施例中，深沟槽20可以横过(cross)或延伸跨越(extend across)深沟槽22以限定交叉形的臂。在实施例中，深沟槽20可以垂直于深沟槽22对齐。在实施例中，深沟槽20可以基本上垂直于深沟槽22对齐。
[0023]深沟槽20、22被定位为与深沟槽18的一部分相邻。在代表性实施例中，深沟槽20、22与深沟槽18连接(即，相交)以在半导体衬底10中限定连续开口。在实施例中，深沟槽20、22可以位于半导体衬底10的通常不使用的冗余区域中。在深沟槽18为八边形的代表性实施例中，包围深沟槽20、22的冗余区域被定位为与八边形的一边相邻，并且包围深沟槽22、20的冗余区域插入(inset)八边形的这样的边的切线27内侧：所述边邻接八边形中与深沟槽20、22相邻的边。
[0024]深沟槽18在半导体衬底10的前表面11处具有宽度尺寸W1，深沟槽20、22在半导体衬底10的前表面11处具有宽度尺寸W2。深沟槽18的宽度尺寸W1是可以在相反侧壁24、26之间测量的垂直距离，并且宽度尺寸W1在深沟槽18的整个外周界内可以是恒定的或基本恒定的。深沟槽20的宽度尺寸W2可以被定义为在相反侧壁32、34之间测量的垂直距离，并且宽度尺寸W2在位于共用区域44的任一侧的深沟槽20的长度的部分内可以是恒定的或基本恒定的。深沟槽22的宽度尺寸W2可以是在相反侧壁38、40之间测量的垂直距离，并且宽度W2在位于共用区域44的任一侧的深沟槽22长度的部分内可以是恒定的或基本恒定的。在实施例中，深沟槽20、22的宽度尺寸W2可以等于或基本等于深沟槽18的宽度尺寸W1。
[本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，包括：半导体衬底，其包括器件区；以及深沟槽隔离结构，其位于所述半导体衬底中，所述深沟槽隔离结构包括第一部分、与所述第一部分相邻的第二部分、以及位于所述第一部分和所述第二部分中的导体层，所述深沟槽隔离结构的所述第一部分中的所述导体层围绕所述器件区，并且所述深沟槽隔离结构的所述第二部分中的所述导体层限定到所述半导体衬底的第一电连接。2.根据权利要求1所述的半导体结构，其中，所述深沟槽隔离结构的所述第一部分中的所述导体层与所述半导体衬底电隔离，并且所述深沟槽隔离结构的所述第一部分中的所述导体层完全围绕所述器件区。3.根据权利要求1所述的半导体结构，其中，所述深沟槽隔离结构包括电介质衬里。4.根据权利要求3所述的半导体结构，其中，所述深沟槽隔离结构的所述第一部分包括具有底部和多个侧壁的沟槽，所述深沟槽隔离结构的所述第一部分中的所述导体层位于所述沟槽中，所述电介质衬里位于所述导体层和所述沟槽的所述多个侧壁之间，并且所述电介质衬里位于所述导体层和所述沟槽的所述底部之间。5.根据权利要求3所述的半导体结构，其中，所述深沟槽隔离结构的所述第二部分包括具有底部和多个侧壁的至少一个沟槽，所述深沟槽隔离结构的所述第二部分中的所述导体层位于所述至少一个沟槽中，所述电介质衬里位于所述导体层和所述至少一个沟槽的所述多个侧壁之间，并且所述导体层在所述至少一个沟槽的所述底部处电连接到所述半导体衬底。6.根据权利要求5所述的半导体结构，其中，所述至少一个沟槽的所述底部的至少一部分没有所述电介质衬里。7.根据权利要求1所述的半导体结构，其中，所述深沟槽隔离结构的所述第一部分中的所述导体层与所述半导体衬底电隔离。8.根据权利要求1所述的半导体结构，其中，所述深沟槽隔离结构的所述第一部分包括第一沟槽，并且所述导体层位于所述第一沟槽中。9.根据权利要求8所述的半导体结构，其中，所述深沟槽隔离结构的所述第二部分包括第二沟槽和第三沟槽，所述导体层位于所述第二沟槽和所述第三沟槽中，并且所述第二沟槽和所述第三沟槽在共用区域内相交，在所述共用区域，所述导体层在所述共用区域的底部处电连接到所述半导体衬底。10.根据权利要求9所述的半导体结构，其中，所述导体层在所述共...

【专利技术属性】
技术研发人员：周俭波，翁向扬，文南七，廖宏昌，杨忠秀，
申请(专利权)人：格芯新加坡私人有限公司，
类型：发明
国别省市：