一种光电集成硅光芯片及其制备方法、半导体器件技术

本申请涉及半导体领域，公开了一种光电集成硅光芯片及其制备方法、半导体器件，包括：绝缘体上硅衬底；绝缘体上硅衬底包括由下至上层叠的基底、绝缘层和单晶硅层；设于单晶硅层区域的集成光路部件；设于基底区域的集成电路部件；硅通孔；在绝缘体上硅衬底的厚度方向上，硅通孔贯通绝缘体上硅衬底；设于绝缘体上硅衬底上表面的第一导电互联结构，第一导电互联结构分别与集成光路部件、硅通孔电连接；设于绝缘体上硅衬底下表面的第二导电互联结构，第二导电互联结构分别与集成电路部件、硅通孔电连接。本申请中集成光路部件和集成电路部件均设在绝缘体上硅衬底上，集成电路部件设置在下表面，可以简化制作工艺，降低制作工艺难度，提升加工良率。加工良率。加工良率。

【技术实现步骤摘要】
一种光电集成硅光芯片及其制备方法、半导体器件


[0001]本申请涉及半导体领域，特别是涉及一种光电集成硅光芯片及其制备方法、半导体器件。

技术介绍

[0002]硅光技术是一种将调制器、探测器、无源滤波器等器件集成在一颗硅基芯片上的技术。
[0003]单片集成的光电集成芯片的结构示意图如图1所示，通过半导体芯片加工工艺，在晶圆上直接加工集成电路部件和集成光路部件，具有量产成本低、集成度高的优势。但是，由于集成光路只能在绝缘体上硅(silicon
‑
on
‑
isolator，SOI)上制备，而传统的CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)工艺采用的是硅工艺，所以目前的硅光芯片制备工艺与传统CMOS工艺制备路线不匹配。因此，目前在制备单片集成的光电集成芯片时，需要先在电芯片加工区域将绝缘体上硅上的绝缘材料去除后，再进行CMOS芯片的加工工艺，该种方式会引入较多的工艺步骤，并且电芯片与硅光芯片需要使用相同的制备工艺，对光电集成芯片整体的加工良率和复杂度产生较大的影响。
[0004]因此，如何解决上述技术问题应是本领域技术人员重点关注的。

技术实现思路

[0005]本申请的目的是提供一种光电集成硅光芯片及其制备方法、半导体器件，以降低光电集成硅光芯片的加工复杂度与难度，提升良率。
[0006]为解决上述技术问题，本申请提供一种光电集成硅光芯片，包括：
[0007]绝缘体上硅衬底；所述绝缘体上硅衬底包括由下至上层叠的基底、绝缘层和单晶硅层；
[0008]设于所述单晶硅层区域的集成光路部件；
[0009]设于所述基底区域的集成电路部件；
[0010]硅通孔；在所述绝缘体上硅衬底的厚度方向上，所述硅通孔贯通所述绝缘体上硅衬底；
[0011]设于所述绝缘体上硅衬底上表面的第一导电互联结构，所述第一导电互联结构分别与所述集成光路部件、所述硅通孔电连接；
[0012]设于所述绝缘体上硅衬底下表面的第二导电互联结构，所述第二导电互联结构分别与所述集成电路部件、所述硅通孔电连接。
[0013]可选的，还包括：
[0014]设于所述光电集成硅光芯片外表面的焊盘。
[0015]可选的，当所述光电集成硅光芯片的封装方式为金线键合封装时，所述焊盘与所述第一导电互联结构，或者与所述第二导电互联结构电连接。
[0016]可选的，当所述光电集成硅光芯片的封装方式为倒扣封装时，所述第一导电互联
结构、所述第二导电互联结构中的至少一个与所述焊盘电连接。
[0017]可选的，所述第一导电互联结构和所述第二导电互联结构为金属互联层。
[0018]本申请还提供一种光电集成硅光芯片制备方法，包括：
[0019]在绝缘体上硅衬底的单晶硅层区域制作集成光路部件；所述绝缘体上硅衬底包括由下至上层叠的基底、绝缘层和所述单晶硅层；
[0020]在所述基底区域制作集成电路部件；
[0021]在所述绝缘体上硅衬底的厚度方向上，制作贯穿所述绝缘体上硅衬底的硅通孔；
[0022]在所述绝缘体上硅衬底上表面和下表面分别制作第一导电互联结构和第二导电互联结构，其中，所述第一导电互联结构分别与所述集成光路部件、所述硅通孔电连接；所述第二导电互联结构分别与所述集成电路部件、所述硅通孔电连接。
[0023]可选的，制作贯穿所述绝缘体上硅衬底的硅通孔之前，还包括：
[0024]减薄所述基底。
[0025]可选的，减薄所述基底包括：
[0026]对所述基底进行研磨处理；
[0027]对研磨后的所述基底进行抛光处理。
[0028]可选的，制作贯穿所述绝缘体上硅衬底的硅通孔包括：
[0029]在所述绝缘体上硅衬底的厚度方向上，制作贯穿所述绝缘体上硅衬底的通孔；
[0030]在所述通孔内填满导电介质，形成硅通孔。
[0031]本申请还提供一种半导体器件，包括上述任一种所述的光电集成硅光芯片。
[0032]本申请所提供的一种光电集成硅光芯片，包括：绝缘体上硅衬底；所述绝缘体上硅衬底包括由下至上层叠的基底、绝缘层和单晶硅层；设于所述单晶硅层区域的集成光路部件；设于所述基底区域的集成电路部件；硅通孔；在所述绝缘体上硅衬底的厚度方向上，所述硅通孔贯通所述绝缘体上硅衬底；设于所述绝缘体上硅衬底上表面的第一导电互联结构，所述第一导电互联结构分别与所述集成光路部件、所述硅通孔电连接；设于所述绝缘体上硅衬底下表面的第二导电互联结构，所述第二导电互联结构分别与所述集成电路部件、所述硅通孔电连接。
[0033]可见，本申请中的光电集成硅光芯片在一个绝缘体上硅衬底上集成有集成光路部件和集成电路部件，属于单片集成，具有集成度高的特点，并且，集成光路部件和集成电路部件分别设于绝缘体上硅衬底的两个表面，通过硅通孔、第一导电互联结构和第二导电互联结构实现电连接，可以有效减小光电集成硅光芯片的面积，减少光电集成硅光芯片的成本。集成电路部件设置在绝缘体上硅衬底中基底的区域，基底为单晶硅，因此不需要对集成电路部件制作工艺进行单独调整，简化制作工艺，降低制作工艺难度，提升加工良率。
[0034]此外，本申请还提供一种具有上述优点的制备方法、半导体器件。
附图说明
[0035]为了更清楚的说明本申请实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0036]图1为相关技术中单片集成的光电集成芯片的结构示意图；
[0037]图2为本申请实施例所提供的一种光电集成硅光芯片的结构示意图；
[0038]图3为本申请实施例所提供的一种光电集成硅光芯片制备方法的流程图；
[0039]图4至图8为本申请实施例所提供的一种光电集成硅光芯片制备工艺流程图；
[0040]图中，1、绝缘体上硅衬底，2、硅波导，3、P型掺杂波导，4、N型掺杂波导，5、锗，6、P型掺杂电子管，7、N型掺杂电子管，8、多晶硅，9、硅通孔，10、第一导电互联结构，11、基底，12、绝缘层，13、单晶硅层，14、第二导电互联结构，15、焊盘。
具体实施方式
[0041]为了使本
的人员更好地理解本申请方案，下面结合附图和具体实施方式对本申请作进一步的详细说明。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0042]在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种光电集成硅光芯片，其特征在于，包括：绝缘体上硅衬底；所述绝缘体上硅衬底包括由下至上层叠的基底、绝缘层和单晶硅层；设于所述单晶硅层区域的集成光路部件；设于所述基底区域的集成电路部件；硅通孔；在所述绝缘体上硅衬底的厚度方向上，所述硅通孔贯通所述绝缘体上硅衬底；设于所述绝缘体上硅衬底上表面的第一导电互联结构，所述第一导电互联结构分别与所述集成光路部件、所述硅通孔电连接；设于所述绝缘体上硅衬底下表面的第二导电互联结构，所述第二导电互联结构分别与所述集成电路部件、所述硅通孔电连接。2.如权利要求1所述的光电集成硅光芯片，其特征在于，还包括：设于所述光电集成硅光芯片外表面的焊盘。3.如权利要求2所述的光电集成硅光芯片，其特征在于，当所述光电集成硅光芯片的封装方式为金线键合封装时，所述焊盘与所述第一导电互联结构，或者与所述第二导电互联结构电连接。4.如权利要求2所述的光电集成硅光芯片，其特征在于，当所述光电集成硅光芯片的封装方式为倒扣封装时，所述第一导电互联结构、所述第二导电互联结构中的至少一个与所述焊盘电连接。5.如权利要求1至4任一项所述的光电集成硅光芯片，其特征在于，所述第一导电互联结构和所述第二导电互联结构...

【专利技术属性】
技术研发人员：孙旭，刘晟昊，胡朝阳，
申请(专利权)人：苏州海光芯创光电科技股份有限公司，
类型：发明
国别省市：