基于硅基柱状体阵列的CIS传感器、制备方法及应用技术

本发明专利技术涉及一种基于硅基柱状体阵列的CIS传感器、制备方法及应用，属于光电传感器技术领域，能够提高电荷的收集效率和CIS传感器整体量子效率，有效提高探测面积和占空比，大大减少相邻像素件的串扰，提高成像质量；该传感器包括位于底部的硅晶圆层、位于顶部的导电薄膜层和位于所述硅晶圆层和所述导电薄膜层之间的二维硅基微/纳柱阵列；所述二维硅基微/纳柱阵列包括若干竖向设置外周具有一定光滑度的硅基柱状体，所述硅基柱状体的底端与所述硅晶圆层上表面连接，顶端与所述导电薄膜层的下表面连接；不同硅基柱状体之间的间隙由空气填充；每个所述硅基柱状体均具有竖向的p

【技术实现步骤摘要】
基于硅基柱状体阵列的CIS传感器、制备方法及应用


[0001]本专利技术涉及光电传感器
，尤其涉及一种基于硅基柱状体阵列的CIS传感器及制备方法。

技术介绍

[0002]光电传感器是现代智能化设备不可或缺的关键器件。其中，CIS(CMOS Image Sensor)图像传感器在数字相机、机器视觉、消费级移动终端设备(如手机、平板电脑和智能可穿戴设备等)、便携式光电检测设备、激光雷达、安防、远程医疗、高端全自动化制造设备(包括自动化产品质量监控设备)、高端科研设备(高端光谱仪、高端荧光显微镜、高端天文探测设备)等众多领域，有着广泛而深入的应用。
[0003]传统的CIS图像传感器是利用CMOS集成电路便于大规模生产的优势，将大量的光电二极管与相关的信号读取电路集成在一块硅基芯片上，经过不断地优化设计最终达到高速、高精度和高动态范围的理想状态。因为CIS图像传感器的光电转换元件是二极管，它本身就是CMOS电路的核心元件之一，所以CIS图像传感器芯片的制备与传统芯片的制备完全可以无缝匹配。从上个世纪90年代至今，经过30多年的不断发展，CIS图像传感器已经可以实现高分辨率、全色域、低数字噪声等优异的图像传感特性，加之前文已提及的高速、高精度和高动态范围，CIS已经取代电荷转移模式图像传感器(CCD)成为数字化图像传感器中的绝对统治者。而且，由于其完全适合CMOS工艺的大规模生产，其成本优势非常明显。
[0004]CMOS光电图像传感器采用的是传统的数字逻辑电路制造工艺，在平面的硅基半导体晶圆上制备光电传感元件，并将之与驱动和读出电路系统集成在一起。这使得相应的CIS传感器可用的有效采光面积，或占空比(Fill Factor，FF)收到限制，大多数CIS的FF<10％，最先进的CIS也不过达到20％左右。即使是采用了背向照明(BSI)方案的CIS器件，FF可以相对提高，但所有的光电探测单元都是在同一器件平面上制备的，相互之间存在空间上的物理连接。当探测单元受到光照射的时候，光电效应产生的电荷总会有一定几率扩散到相邻的探测单元，从而产生像素的弥散和图像的模糊，降低图像的分辨率。尤其是在弱光检测时，为了提高每个像素的敏感度，加之每个光电二极管的偏压均很高(几十伏甚至更高)，每个传感器中光电子获得的平均动能更高，这种弥散效应也更为显著。传统的CMOS工艺中，可以采用离子注入法在相邻的感光像素点之间引入氧化绝缘层，或是通过等离子体反应刻蚀(ICP
‑
RIE)的方法在感光像素点间引入空间隔离槽，从而减少电荷弥散效应。但是前者通常需要占用较大的芯片面积，进一步降低CIS传感器的占空比，而且全芯片范围的一致性和横向尺寸的精度都不可能达到太高。后者则容易造成器件壁十分粗糙，影响光吸收和光电转化效率，甚至可能会损坏晶圆的晶体结构影响整个器件的性能。
[0005]因此，有必要研究一种新的基于硅基柱状体阵列的三维CIS传感器来应对现有技术的不足，以解决或减轻上述一个或多个问题。

技术实现思路

[0006]有鉴于此，本专利技术提供了一种基于硅基柱状体阵列的三维CIS传感器、制备方法及应用，能够提高电荷的收集效率和CIS传感器整体量子效率，有效提高探测面积和占空比，大大减少相邻像素件的串扰，提高成像质量。
[0007]一方面，本专利技术提供一种基于硅基柱状体阵列的CIS传感器，其特征在于，所述CIS传感器包括位于底部的硅晶圆层、位于顶部的导电薄膜层和位于所述硅晶圆层和所述导电薄膜层之间的二维硅基微/纳柱阵列；
[0008]所述二维硅基微/纳柱阵列包括若干竖向设置外周具有一定光滑度的硅基柱状体，所述硅基柱状体的底端与所述硅晶圆层上表面连接，顶端与所述导电薄膜层的下表面连接；不同硅基柱状体之间的间隙由空气、氮气或惰性气体填充；
[0009]每个所述硅基柱状体均具有竖向的p
‑
i
‑
n结构。
[0010]如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，所述硅基柱状体的直径为500nm～5μm。
[0011]如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，所述硅基柱状体外周的光滑度为原子级光滑度。
[0012]如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，所述二维硅基微/纳柱阵列的占空比为50％以上。
[0013]如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，所述硅基柱状体的高度和直径的比例为2～20。
[0014]另一方面，本专利技术提供一种基于硅基柱状体阵列的CIS传感器的制备方法，所述方法用于制备如上任一所述的基于硅基柱状体阵列的CIS传感器；所述制备方法的步骤包括：
[0015]S1、在硅晶圆表面依次生长出p+导电层、p型硅层、本征硅层和n型硅层四个薄膜层；
[0016]S2、在所述n型硅层表面制备光刻掩膜层；
[0017]S3、通过光刻工艺，在所述光刻掩膜层上刻蚀出若干呈阵列的槽结构；
[0018]S4、在刻蚀出的槽结构中沉积催化金属；
[0019]S5、洗去残余的光刻掩膜层，仅留下催化金属阵列；
[0020]S6、采用刻蚀液对步骤S1生长的四个薄膜层进行刻蚀，得到二维硅基微/纳柱阵列；
[0021]S7、在二维硅基微/纳柱阵列上方覆盖n+型的导电薄膜层。
[0022]如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，步骤S1中采用PECVD工艺生长薄膜层。
[0023]如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，步骤S4中的催化金属为金。
[0024]如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，步骤S6中刻蚀液为H2O2，且采用MacEtch工艺进行刻蚀。
[0025]再一方面，本专利技术提供一种如上任一所述基于硅基柱状体阵列的CIS传感器的应用，将所述CIS传感器与驱动电路以及读出电路进行集成，得到三维集成光电传感芯片。
[0026]与现有平面CIS传感器制备技术相比，本专利技术具有以下主要优点：
[0027]1、3D器件布局，SPAD纳米阵列和支持电路不会相互竞争晶圆面积，大大提高探测元件的检测面积(可实现占空比>50％)；
[0028]2、相邻像素元之间实现物理隔离，大大减低相互之间的光电串扰；
[0029]3、微/纳米线的侧壁可实现原子级光滑，纳米线本身形成集光效率非常高的光波导；
[0030]4、微/纳米线超高的高径比，可实现超长的光和物质相互作用距离，大大提高光电转化效率，对于工作弱光条件下(APD或SPAD模式)的CIS传感芯片尤为适合；
[0031]5、MacEtch制备SPAD纳米线阵列的工艺与现有的CMOS集成电路制备工艺完全匹配，便于大规模集成，从而实现超灵敏、超高图像分辨率的微光图像检测器件。
[0032]当然，实施本专利技术的任一产品并不一定需要同时达到以上本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于硅基柱状体阵列的CIS传感器，其特征在于，所述CIS传感器包括位于底部的硅晶圆层、位于顶部的导电薄膜层和位于所述硅晶圆层和所述导电薄膜层之间的二维硅基微/纳柱阵列；所述二维硅基微/纳柱阵列包括若干竖向设置外周具有一定光滑度的硅基柱状体，所述硅基柱状体的底端与所述硅晶圆层上表面连接，顶端与所述导电薄膜层的下表面连接；不同硅基柱状体之间的间隙由空气、氮气或惰性气体填充；每个所述硅基柱状体均具有竖向的p
‑
i
‑
n结构。2.根据权利要求1所述的基于硅基柱状体阵列的CIS传感器，其特征在于，所述硅基柱状体的直径为500nm～5μm。3.根据权利要求1所述的基于硅基柱状体阵列的CIS传感器，其特征在于，所述硅基柱状体外周的光滑度为原子级光滑度。4.根据权利要求1所述的基于硅基柱状体阵列的CIS传感器，其特征在于，所述二维硅基微/纳柱阵列的占空比为50％以上。5.根据权利要求1所述的基于硅基柱状体阵列的CIS传感器，其特征在于，所述硅基柱状体的高度和直径的比例为2～20。6.一种基于硅基柱状体阵列的CIS传感器的制备方法，其特征在于，所述方法用于制备权利要求1
‑

【专利技术属性】
技术研发人员：陈晓刚，胡朝阳，
申请(专利权)人：苏州海光芯创光电科技股份有限公司，
类型：发明
国别省市：