阵列基板及其制备方法、显示面板技术

本申请涉及显示技术领域，具体涉及一种阵列基板及其制备方法、显示面板，该阵列基板包括衬底基板；以及设置于衬底基板上的多个像素单元，每个像素单元包括像素电路，像素电路包括多个薄膜晶体管；多个薄膜晶体管叠层设置，在远离衬底基板的方向上，多个薄膜晶体管的层数至少为两层。通过将像素电路中的薄膜晶体管分层设置，能够降低像素电路的占用空间，进一步提高屏体分辨率，同时实现了缩窄屏体边框，提高屏占比的目的。提高屏占比的目的。提高屏占比的目的。

【技术实现步骤摘要】
阵列基板及其制备方法、显示面板


[0001]本申请涉及显示
，具体地，涉及一种阵列基板及其制备方法、显示面板。

技术介绍

[0002]近年来，随着信息技术、无线移动通讯和信息家电的快速发展与应用，人们对电子产品的依赖性与日俱增，带来各种显示技术及显示装置的蓬勃发展，同时对屏体的分辨率需求与日俱增。
[0003]有机发光二极管(Organic Light Emitting Diode，OLED)显示面板的像素电路需要多个薄膜晶体管，然而在制备过程中，不易将薄膜晶体管的沟道长度做小，因此需要占用较大的器件面积，导致出现屏体显示分辨率低的问题。

技术实现思路

[0004]有鉴于此，本申请实施例提供了一种阵列基板及其制备方法、显示面板，以此解决屏体显示分辨率低的问题。
[0005]第一方面，本申请一实施例提供了一种阵列基板，该阵列基板包括衬底基板；以及设置于衬底基板上的多个像素单元，每个像素单元包括像素电路，像素电路包括多个薄膜晶体管；多个薄膜晶体管叠层设置，在远离衬底基板的方向上，多个薄膜晶体管的层数至少为两层。
[0006]结合第一方面，在本申请一实施例中，多个薄膜晶体管中的至少部分薄膜晶体管在衬底基板上的投影重叠。
[0007]结合第一方面，在本申请一实施例中，多个薄膜晶体管中的每个薄膜晶体管包括有源层，在远离衬底基板的方向上，多个薄膜晶体管的多个有源层不同层设置。
[0008]结合第一方面，在本申请一实施例中，薄膜晶体管包括金属连接层和电位输入层，金属连接层位于有源层远离衬底基板的一侧或者有源层靠近衬底基板的一侧，电位输入层位于有源层远离衬底基板的一侧，金属连接层与电位输入层电连接，电位输入层输入的电位用于调整薄膜晶体管的阈值电压，电位输入层输入的电位包括固定电位和变化电位中的至少一种。
[0009]结合第一方面，在本申请一实施例中，薄膜晶体管的数量为M，第N个薄膜晶体管和第N+1个薄膜晶体管叠层设置，第N+1个薄膜晶体管包括金属遮挡层，金属遮挡层位于第N个薄膜晶体管的有源层和第N+1个薄膜晶体管的有源层之间，金属遮挡层在衬底基板上的投影完全覆盖第N个薄膜晶体管的有源层在衬底基板上的投影，M、N均为正整数，且M>N。
[0010]结合第一方面，在本申请一实施例中，像素电路还包括存储电容，存储电容位于多个薄膜晶体管靠近衬底基板的一侧；和/或，存储电容位于多个薄膜晶体管中相邻两个薄膜晶体管之间。
[0011]结合第一方面，在本申请一实施例中，薄膜晶体管包括驱动薄膜晶体管和开关薄膜晶体管中的至少一种，薄膜晶体管的结构包括底栅结构、顶栅结构以及双栅结构中的至
少一种。
[0012]结合第一方面，在本申请一实施例中，薄膜晶体管的有源层的材料包括非晶硅、低温多晶硅、单晶硅、氧化物半导体中的至少一种。
[0013]第二方面，本申请一实施例提供了一种显示面板，该显示面板包括如第一方面提及的阵列基板。
[0014]第三方面，本申请一实施例提供了一种阵列基板的制备方法，应用于第一方面提及的阵列基板，阵列基板包括多个电池单元，该制备方法包括：提供一衬底基板；在衬底基板上制备多个像素单元，每个像素单元包括像素电路，像素电路包括多个薄膜晶体管；多个薄膜晶体管叠层设置，在远离衬底基板的方向上，多个薄膜晶体管的层数至少为两层。
[0015]本申请实施例提供了一种阵列基板及其制备方法、显示面板，该阵列基板包括衬底基板；以及设置于衬底基板上的多个像素单元，每个像素单元包括像素电路，像素电路包括多个薄膜晶体管；多个薄膜晶体管叠层设置，在远离衬底基板的方向上，多个薄膜晶体管的层数至少为两层，通过将像素电路中的薄膜晶体管分层设置，能够降低像素电路的占用空间，进一步提高屏体分辨率，同时实现了缩窄屏体边框，提高屏占比的目的。
附图说明
[0016]图1为本申请一个实施例中提供的阵列基板的结构示意图。
[0017]图2为本申请另一个实施例中提供的阵列基板的结构示意图。
[0018]图3为本申请又一个实施例中提供的阵列基板的结构示意图。
[0019]图4为本申请又一个实施例中提供的阵列基板的结构示意图。
[0020]图5为本申请又一个实施例中提供的阵列基板的结构示意图。
[0021]图6为本申请又一个实施例中提供的阵列基板的结构示意图。
[0022]图7为本申请又一个实施例中提供的阵列基板的结构示意图。
[0023]图8为本申请又一个实施例中提供的阵列基板的结构示意图。
[0024]图9所示为本申请一实施例提供的阵列基板的制备方法的流程表示意图。
[0025]图10为本申请又一个实施例中提供的阵列基板的结构示意图。
具体实施方式
[0026]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0027]OLED是一种新型的显示技术。随着面板制造技术的发展，人们对面板的尺寸要求越来越大，分辨率也越来越高。
[0028]OLED能够发光是由薄膜晶体管(Thin Film Transistor，简称TFT)产生的驱动电流驱动的。薄膜晶体管可以分为多晶硅薄膜晶体管与非晶硅薄膜晶体管，多晶硅薄膜晶体管主要包含高温多晶硅(HTPS)薄膜晶体管与低温多晶硅(LTPS)薄膜晶体管两种产品。低温多晶硅薄膜由于其原子排列规则，载流子迁移率高，具有较高的驱动电流，可加快液晶分子的反应时间，缩小薄膜晶体管的体积，增加像素单元中的透过面积，使显示装置具有更高的
亮度和分辨率，因此，薄膜晶体管的制作工艺中广泛采用LTPS薄膜制备有源层。
[0029]但是，氧化物TFT的迁移率相较LTPS低，因此需要较大的器件面积来实现较大的驱动电流，因此较难实现高分辨率的产品规格。
[0030]有鉴于此，本申请提供一种阵列基板及其制备方法、显示面板，以解决屏体显示分辨率低的问题。
[0031]图1为本申请一个实施例中提供的阵列基板的结构示意图。如图1所示，该阵列基板包括衬底基板Sub以及设置于衬底基板Sub上的多个像素单元，每个像素单元包括像素电路，像素电路包括第一薄膜晶体管T1和第二薄膜晶体管T2；第一薄膜晶体管T1和第二薄膜晶体管T2叠层设置，在远离衬底基板Sub的方向上，第一薄膜晶体管T1和第二薄膜晶体管T2的层数为两层。
[0032]具体而言，阵列基板的每个像素单元可配备像素电路，该像素电路可以包括具有开关功能的薄膜晶体管(即开关晶体管)、具有驱动功能的薄膜晶体管(即驱动晶体管)和一个电荷存储电容。另外，像素电路还可以包括具有补偿功能的其他类型的薄膜晶体管。示例性地，薄膜晶体管包括驱动薄膜晶体管和开关薄膜晶体管中的至少一种，薄膜晶本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种阵列基板，其特征在于，包括：衬底基板；以及设置于所述衬底基板上的多个像素单元，每个所述像素单元包括像素电路，所述像素电路包括多个薄膜晶体管；所述多个薄膜晶体管叠层设置，在远离所述衬底基板的方向上，所述多个薄膜晶体管的层数至少为两层。2.根据权利要求1所述的阵列基板，其特征在于，所述多个薄膜晶体管中的至少部分薄膜晶体管在所述衬底基板上的投影重叠。3.根据权利要求2所述的阵列基板，其特征在于，所述多个薄膜晶体管中的每个所述薄膜晶体管包括有源层，在远离所述衬底基板的方向上，所述多个薄膜晶体管的多个有源层不同层设置。4.根据权利要求3所述的阵列基板，其特征在于，所述薄膜晶体管包括金属连接层和电位输入层，所述金属连接层位于所述有源层远离所述衬底基板的一侧或者所述有源层靠近所述衬底基板的一侧，所述电位输入层位于所述有源层远离所述衬底基板的一侧，所述金属连接层与所述电位输入层电连接，所述电位输入层输入的电位用于调整所述薄膜晶体管的阈值电压，所述电位输入层输入的电位包括固定电位和变化电位中的至少一种。5.根据权利要求1至4任一项所述的阵列基板，其特征在于，所述薄膜晶体管的数量为M，第N个薄膜晶体管和第N+1个薄膜晶体管叠层设置，所述第N+1个薄膜晶体管包括金属遮挡层，所述...

【专利技术属性】
技术研发人员：刘雪，胡峻霖，马应海，陈发祥，
申请(专利权)人：云谷固安科技有限公司，
类型：发明
国别省市：