于二位EEPROM装置制造ONO浮动栅极的高温氧化物沉淀方法制造方法及图纸

一种于二位ＥＥＰＲＯＭ装置（１０）制造ＯＮＯ浮动栅极电极（２６）的方法，包括使用高温氧化物（ＨＴＯ）沉积处理形成顶氧化物层（３２），其中ＨＴＯ处理是在７００至约８００℃温度利用ＬＰＣＶＤ或ＲＴＣＶＤ沉积处理器进行。该方法进一步包括使用原位ＬＰＣＶＤ或ＲＴＣＶＤ沉积处理循序形成一层氮化硅层（３０）及一层顶氧化物层（３２），其中于形成顶氧化物层（３２）之前，氮化硅层（３０）未暴露于周围气氛。使用ＨＴＯ沉积处理形成顶氧化物层（３２），经由减少ＯＮＯ浮动栅极电极（２６）的电荷泄漏而提供改进的二位ＥＥＰＲＯＭ内存装置（１０）。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及制造半导体装置的方法，尤其涉及制造二位EEPROM装置的方法。
技术介绍
非易失性内存装置目前广用于当电力中断时仍然需要保有信息的电子组件。非易失性内存装置包括只读存储器(ROM)，可编程只读存储器(PROM)，可擦可编程只读存储器(EPROM)以及电可擦可编程只读存储器(EEPROM)装置。EEPROM装置与其它非易失性内存装置的差异在于其可利用电力编程规划以及擦除。快闪EEPROM装置类似EEPROM装置在于内存单元可以电力编程规划以及擦除。但快闪EEPROM装置可使用单一电流脉冲而让装置内的全部内存单元被擦除。典型EEPROM装置包括储存电荷的浮动栅极电极。浮动栅极电极覆于沟道区上，沟道区驻在半导体基片的源极区与漏极区间。浮动栅极电极连同源极区及漏极区形成加强式晶体管。经由储存电荷于浮动栅极电极，加强式晶体管的阈电压被调整至相对高值。相对地，当电荷由浮动栅极电极移开时，加强式晶体管的阈电压被调整至相对低值。加强式晶体管的阈电压值决定当晶体管藉施加适当电压至源极及漏极而被导通时流经晶体管的电流。当阈电压高时，无电流流经晶体管，定义为逻辑0态。相对地，当阈电压低时本文档来自技高网...

【技术保护点】
一种于一个二位ＥＥＰＲＯＭ装置（１０）制造一种ＯＮＯ浮动栅极电极（２６）的方法，包含下列步骤：提供一半导体基片（１６）；热生长一层第一氧化硅层（２８）覆盖于半导体基片（１６）上；形成一层氮化硅层（３０）覆于第一氧化硅层（２８）上 ；以及使用高温氧化物沉积方法沉积一层第二氧化硅层（３２）覆于氮化硅层（３０）上，其中高温氧化物沉积处理是在约７００至约８００℃的温度进行。

【技术特征摘要】
US 1999-10-25 09/426,6721.一种于一个二位EEPROM装置(10)制造一种ONO浮动栅极电极(26)的方法，包含下列步骤提供一半导体基片(16)；热生长一层第一氧化硅层(28)覆盖于半导体基片(16)上；形成一层氮化硅层(30)覆于第一氧化硅层(28)上；以及使用高温氧化物沉积方法沉积一层第二氧化硅层(32)覆于氮化硅层(30)上，其中高温氧化物沉积处理是在约700至约800℃的温度进行。2.如权利要求1所述的方法，其中沉积第二氧化物层(32)的步骤包括使用氧化亚氮以及第二种选自硅烷及二氯硅烷组成的组群的气体进行低压化学气相沉积。3.如权利要求2所述的方法，其中沉积第二氧化物层(32)的步骤包含使用由0.5至约2slpm氧化亚氮以及约10至约50sccm所述第二气体进行低压化学气相沉积。4.如权利要求1所述的方法，其中沉积第二氧化物层(32)的步骤包含使用氧化亚氮以及二氯硅烷进行快速热化学气相沉积。5.如权利要求4所述的方法，其中沉积第二氧化物层(32)的步骤包括使用约1至约3slpm氧化亚氮及约25至约75sccm二氯硅烷进行快速热化学气相沉积而形成一层厚约5至约15埃的氧化硅层。6.一种在半导体基片(16)上于一个二位EEPROM装置(10)制造包括一ONO浮动栅极电极(26)的堆栈栅极结构的方法，该半导体基片具有一层第一位线氧化物层(20)以及一层第二位线氧化物层(22)其间由一基片表面区(18)隔开，其特征在于所述方法包含下列...

【专利技术属性】
技术研发人员：阿维得哈利亚，罗伯特B欧格，小森秀树，K欧，
申请(专利权)人：斯班逊有限公司，
类型：发明
国别省市：US[美国]