交叉堆叠式双芯片封装装置及制造方法制造方法及图纸

一种交叉堆叠式双芯片封装装置及制造方法，其可将二个半导体芯片同时封装在单一封装单元中，以提供双倍的操作功能或存储容量。本双芯片封装技术的特点在于采用一种交叉堆叠式双芯片结构，其采用一特制的引线框架作为芯片载具；此引线框架包括一芯片座和多个引线；其中芯片座具有一位于周边的上方置晶部和一位于中央的下方置晶部；而该引线则配置在芯片座的旁侧。本双芯片封装制造方法将一第一半导体芯片安置在芯片座的下方置晶部；并进而将一第二半导体芯片安置在芯片座的上方置晶部，藉此而与第一半导体芯片形成一交叉堆叠的双芯片架构。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种半导体封装技术，尤其涉及一种。多芯片封装技术是用以将二个或二个以上的半导体芯片同时封装在同一个封装单元之中，使得单个封装单元可提供较一般单芯片封装单元更大的操作功能及存储容量。一般的半导体存储装置，例如快擦写内存，即大多采用多芯片封装技术来将二个或二个以上的内存芯片封装在同一个封装单元之中，藉以使得单一个封装单元可提供数倍的存储容量。相关的专利技术例如包括有美国专利第5,721,452号″ANGULARLY OFFSET STACKED DIE MULTICHIP DEVICE ANDMETHOD OF MANUFACTURE″。此美国专利技术揭示了一种双芯片封装装置，其特点是将二个半导体芯片以呈一角度交叉的堆叠方式安置在引线框架上，藉此而提供一双芯片封装单元。然而，上述美国专利在实际应用上却有以下缺点。第一项缺点为其须采用支柱(pillars)来支撑双芯片结构中的上层芯片的焊线焊结区域，因此会使得整体的封装过程颇为复杂而增加制造成本。第二项缺点为其双芯片结构中的上层芯片并未安置在芯片座上，因此使得芯片具有不佳的散热效能。第三项缺点为其双芯片结构中的二个芯片是通过黏胶层而黏贴成一体，因此易于使芯片产生脱层现象，使得完成的封装单元具有不佳的品质性及可靠度。为了克服现有技术的不足，本专利技术的目的在于提供一种交叉堆叠式双芯片封装装及制造方法，其可不必采用支柱来支撑双芯片结构中的上层芯片的焊线焊结区域，藉以简化整体的封装工艺，使得封装工艺更具有成本效益。本专利技术的另一目的在于提供一种，其可将芯片安置在芯片座上，使得芯片具有更佳的散热效能。本专利技术的另一目的在于提供一种，其中的双芯片结构中的二个芯片可不必通过黏胶层而黏贴成一体，藉以解决芯片的脱层问题，使得完成的封装单元具有更佳的品质性及可靠度为达到上述目的，本专利技术提供了一种交叉堆叠式双芯片封装装置，其包含(a)一引线框架，其包括(a1)一芯片座，其具有一位于周边的上方置晶部和一位于中央的下方置晶部；(a2)多个引线，其配置在该芯片座的旁侧；(b)一第一半导体芯片，其具有一电路面和一非电路面；其中电路面上形成有多个输出入焊垫；而非电路面则黏贴至该芯片座的下方置晶部；(c)一第二半导体芯片，其具有一电路面和一非电路面；其中电路面上形成有多个输出入焊垫；而非电路面则黏贴至该芯片座的上方置晶部，使得该第二半导体芯片与该第一半导体芯片形成一交叉堆叠式双芯片架构；以及(d)多条焊线，用以将该第一半导体芯片及该第二半导体芯片上的输出入焊垫分别电性连接至相对应的引线。本专利技术还提供了一种交叉堆叠式双芯片封装装置的制造方法，包含以下步骤(1)预制一引线框架，其包括一芯片座，其具有一位于周边的上方置晶部和一位于中央的下方置晶部；多个引线，其配置在该芯片座的旁侧；(2)进行一第一置晶程序，藉以将一第一半导体芯片安置在该芯片座的下方置晶部上；其中该第一半导体芯片具有一电路面和一非电路面；其中电路面上形成有多个输出入焊垫；而非电路面则黏贴至该芯片座的下方置晶部；(3)进行第一焊线程序，藉以利用一组焊线将该第一半导体芯片上的输出入焊垫分别电性连接至相对应的引线；(4)进行一第二置晶程序，藉以将一第二半导体芯片安置在该芯片座的上方置晶部上；其中该第二半导体芯片具有一电路面和一非电路面；其中电路面上形成有多个输出入焊垫；而非电路面则黏贴至该芯片座的上方置晶部，使得该第二半导体芯片与该第一半导体芯片形成一交叉堆叠式双芯片结构；以及(5)进行第二焊线程序，藉以利用一组焊线将该第二半导体芯片上的输出入焊垫分别电性连接至相对应的引线。本专利技术还提供了一交叉堆叠式双芯片封装装置的制造方法，包含以下步骤(1)预制一引线框架，其包括一芯片座，其具有一位于周边的上方置晶部和一位于中央的下方置晶部；多个引线，其配置在该芯片座的旁侧；(2)形成至少一开口于该芯片座的下方置晶部上；(3)进行一第一置晶程序，藉以将一第一半导体芯片安置在该芯片座的下方置晶部上；其中该第一半导体芯片具有一电路面和一非电路面；其中电路面上形成有多个输出入焊垫；而非电路面则黏贴至该芯片座的下方置晶部；(4)进行第一焊线程序，藉以利用一组焊线将该第一半导体芯片上的输出入焊垫分别电性连接至相对应的引线；(5)进行一第二置晶程序，藉以将一第二半导体芯片安置在该芯片座的下方置晶部；其中该第二半导体芯片具有一电路面和一非电路面；其中电路面上形成有多个输出入焊垫；而非电路面则黏贴至该芯片座的上方置晶部，使得该第二半导体芯片与该第一半导体芯片形成一交叉堆叠式双芯片结架；以及(6)进行第二焊线程序，藉以利用一组焊线将第二半导体芯片上的输出入焊垫分别电性连接至相对应的引线。本专利技术的双芯片封装技术的特点在于采用一种交叉堆叠式双芯片架构，其采用一特制的引线框架作为芯片载具；此引线框架的结构包括一芯片座和多个引线；其中芯片座具有一位于周边的上方置晶部和一位于中央的下方置晶部；而该引线配置在芯片座的旁侧。本专利技术的双芯片封装技术是将一第一半导体芯片安置在芯片座的下方置晶部；并进而将一第二半导体芯片安置在芯片座的上方置晶部，藉此而与第一半导体芯片形成一交叉堆叠的双芯片结构。本专利技术的有意效果是本专利技术的双芯片封装装置由于不需采用支柱来支撑双芯片结构中的上层芯片的焊线焊结区域，因此可使得整体的封装工艺更为简化而具有成本效益。此外，由于本专利技术将芯片安置在芯片座上，因此可进而使得芯片具有更佳的散热效能。再者，由于本专利技术的双芯片封装结构中的二个芯片不是通过黏胶层黏贴成一体，因此不易产生芯片脱层现象，使得最后完成的封装单元具有更佳的品质性及可靠度。下面结合附图对本专利技术进行详细说明附图说明图1为一仰视结构示意图，其中显示本专利技术实施例1所采用的引线框架的结构；图1B显示图1所示的引线框架沿1B-1B线剖开的剖面示意图；图2A为一仰视结构示意图，其用以显示本专利技术所进行的第一置晶程序；图2B显示图2A所示的封装装置的剖面示意图；图3A为一仰视结构示意图，其用以显示本专利技术所进行的第二置晶程序；图3B显示图3A所示的封装装置的剖面示意图；图4A为一仰视结构示意图，其用以显示本专利技术所进行的焊线程序；图4B显示图4A所示的封装装置的剖面示意图；图5A为一仰视结构示意图，其中显示本专利技术实施例2所采用的引线框架搭载有半导体芯片并完成焊线的结构；图5B显示图5A所示的实施例沿5B-5B线剖开的剖面示意图；图6为一仰视结构示意图，其中显示本专利技术实施例3所采用的引线框架搭载有半导体芯片并完成焊线的结构；图7A为一仰视结构示意图，其中显示本专利技术实施例4所采用的引线框架的结构；图7B为图7A所示的引线框架的剖面示意图；图8为本专利技术引线框架实施例5的仰视结构示意图；图9为本专利技术引线框架实施例6的仰视结构示意图。图中符号说明10引线框架(leadframe)11支撑杆12芯片座(die pad)12a 芯片座12的上方置晶部12b 芯片座12的下方置晶部13连杆14引线组14a 第一组引线14b 第二组引线15开口20，20′，20″第一半导体芯片20a 第一半导体芯片20的电路面20b 第一半导体芯片20的非电路面21黏胶层22，22′，22″输出入焊垫30，3本文档来自技高网...

【技术保护点】
一交叉堆叠式双芯片封装装置，其包含：（ａ）一引线框架，其包括：（ａ１）一芯片座，其具有一位于周边的上方置晶部和一位于中央的下方置晶部；（ａ２）多个引线，其配置在该芯片座的旁侧；（ｂ）一第一半导体芯片，其具有一电路面和一非电路面；其中电路面上形成有多个输出入焊垫；而非电路面则黏贴至该芯片座的下方置晶部；（ｃ）一第二半导体芯片，其具有一电路面和一非电路面；其中电路面上形成有多个输出入焊垫；而非电路面则黏贴至该芯片座的上方置晶部，使得该第二半导体芯片与该第一半导体芯片形成一交叉堆叠式双芯片架构；以及（ｄ）多条焊线，用以将该第一半导体芯片及该第二半导体芯片上的输出入焊垫分别电性连接至相对应的引线。

【技术特征摘要】
1.一交叉堆叠式双芯片封装装置，其包含(a)一引线框架，其包括(a1)一芯片座，其具有一位于周边的上方置晶部和一位于中央的下方置晶部；(a2)多个引线，其配置在该芯片座的旁侧；(b)一第一半导体芯片，其具有一电路面和一非电路面；其中电路面上形成有多个输出入焊垫；而非电路面则黏贴至该芯片座的下方置晶部；(c)一第二半导体芯片，其具有一电路面和一非电路面；其中电路面上形成有多个输出入焊垫；而非电路面则黏贴至该芯片座的上方置晶部，使得该第二半导体芯片与该第一半导体芯片形成一交叉堆叠式双芯片架构；以及(d)多条焊线，用以将该第一半导体芯片及该第二半导体芯片上的输出入焊垫分别电性连接至相对应的引线。2.根据权利要求1所述的封装装置，其特征在于该芯片座的下方置晶部形成有至少一开口，用以防止该第一半导体芯片产生脱层现象。3.根据权利要求1所述的封装装置，其特征在于该芯片座的下方置晶部形成有至少一槽孔，用以防止该第一半导体芯片产生脱层现象。4.根据权利要求1、2或3所述的封装装置，其特征在于该第一半导体芯片的非电路面是通过银胶黏贴至该芯片座的下方置晶部。5.根据权利要求1、2或所述的封装装置，其特征在于该第二半导体芯片的非电路面是通过银胶黏贴至该芯片座的上方置晶部。6.根据权利要求1、2或3所述的封装装置，其特征在于该焊线为金线。7.一种交叉堆叠式双芯片封装装置的制造方法，包含以下步骤(1)预制一引线框架，其包括一芯片座，其具有一位于周边的上方置晶部和一位于中央的下方置晶部；多个引线，其配置在该芯片座的旁侧；(2)进行一第一置晶程序，藉以将一第一半导体芯片安置在该芯片座的下方置晶部上；其中该第一半导体芯片具有一电路面和一非电路面；其中电路面上形成有多个输出入焊垫；而非电路面则黏贴至该芯片座的下方置晶部；(3)进行第一焊线程序，藉以利用一组焊线将该第一半导体芯片上的输出入焊垫分别电性连接至相对应的引线；(4)进行一第二置晶程序，藉以将一第二半导体芯片安置在该芯片座的上方置晶部上；其中该第二半导体芯片具有一电路面和一非电路面；其中电路面上形成有多个输出入焊垫；而非电路面则黏贴至该芯片座的上方置晶部，使得该第二半导体芯片与该第一半导体芯片形成一交叉堆叠式双芯片结构；以及(5)进行第二焊线程序，藉以利用一组焊线将该第二半导体芯片上的输出入焊垫分别电...

【专利技术属性】
技术研发人员：黄建屏，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：71[中国|台湾]