【技术实现步骤摘要】
本专利技术涉及一种半导体封装技术，尤其涉及一种。多芯片封装技术是用以将二个或二个以上的半导体芯片同时封装在同一个封装单元之中，使得单个封装单元可提供较一般单芯片封装单元更大的操作功能及存储容量。一般的半导体存储装置，例如快擦写内存，即大多采用多芯片封装技术来将二个或二个以上的内存芯片封装在同一个封装单元之中，藉以使得单一个封装单元可提供数倍的存储容量。相关的专利技术例如包括有美国专利第5,721,452号″ANGULARLY OFFSET STACKED DIE MULTICHIP DEVICE ANDMETHOD OF MANUFACTURE″。此美国专利技术揭示了一种双芯片封装装置，其特点是将二个半导体芯片以呈一角度交叉的堆叠方式安置在引线框架上，藉此而提供一双芯片封装单元。然而，上述美国专利在实际应用上却有以下缺点。第一项缺点为其须采用支柱(pillars)来支撑双芯片结构中的上层芯片的焊线焊结区域，因此会使得整体的封装过程颇为复杂而增加制造成本。第二项缺点为其双芯片结构中的上层芯片并未安置在芯片座上，因此使得芯片具有不佳的散热效能。第三项缺点为其双芯...
【技术保护点】
一交叉堆叠式双芯片封装装置，其包含：（ａ）一引线框架，其包括：（ａ１）一芯片座，其具有一位于周边的上方置晶部和一位于中央的下方置晶部；（ａ２）多个引线，其配置在该芯片座的旁侧；（ｂ）一第一半导体芯片，其具有一电路面和一非电路面；其中电路面上形成有多个输出入焊垫；而非电路面则黏贴至该芯片座的下方置晶部；（ｃ）一第二半导体芯片，其具有一电路面和一非电路面；其中电路面上形成有多个输出入焊垫；而非电路面则黏贴至该芯片座的上方置晶部，使得该第二半导体芯片与该第一半导体芯片形成一交叉堆叠式双芯片架构；以及（ｄ）多条焊线，用以将该第一半导体芯片及该第二半导体芯片上的输出入焊垫分别电性连接至相对应的引线。
【技术特征摘要】
1.一交叉堆叠式双芯片封装装置，其包含(a)一引线框架，其包括(a1)一芯片座，其具有一位于周边的上方置晶部和一位于中央的下方置晶部；(a2)多个引线，其配置在该芯片座的旁侧；(b)一第一半导体芯片，其具有一电路面和一非电路面；其中电路面上形成有多个输出入焊垫；而非电路面则黏贴至该芯片座的下方置晶部；(c)一第二半导体芯片，其具有一电路面和一非电路面；其中电路面上形成有多个输出入焊垫；而非电路面则黏贴至该芯片座的上方置晶部，使得该第二半导体芯片与该第一半导体芯片形成一交叉堆叠式双芯片架构；以及(d)多条焊线，用以将该第一半导体芯片及该第二半导体芯片上的输出入焊垫分别电性连接至相对应的引线。2.根据权利要求1所述的封装装置，其特征在于该芯片座的下方置晶部形成有至少一开口，用以防止该第一半导体芯片产生脱层现象。3.根据权利要求1所述的封装装置，其特征在于该芯片座的下方置晶部形成有至少一槽孔，用以防止该第一半导体芯片产生脱层现象。4.根据权利要求1、2或3所述的封装装置，其特征在于该第一半导体芯片的非电路面是通过银胶黏贴至该芯片座的下方置晶部。5.根据权利要求1、2或所述的封装装置，其特征在于该第二半导体芯片的非电路面是通过银胶黏贴至该芯片座的上方置晶部。6.根据权利要求1、2或3所述的封装装置，其特征在于该焊线为金线。7.一种交叉堆叠式双芯片封装装置的制造方法，包含以下步骤(1)预制一引线框架，其包括一芯片座，其具有一位于周边的上方置晶部和一位于中央的下方置晶部；多个引线，其配置在该芯片座的旁侧；(2)进行一第一置晶程序，藉以将一第一半导体芯片安置在该芯片座的下方置晶部上；其中该第一半导体芯片具有一电路面和一非电路面；其中电路面上形成有多个输出入焊垫；而非电路面则黏贴至该芯片座的下方置晶部；(3)进行第一焊线程序，藉以利用一组焊线将该第一半导体芯片上的输出入焊垫分别电性连接至相对应的引线；(4)进行一第二置晶程序，藉以将一第二半导体芯片安置在该芯片座的上方置晶部上；其中该第二半导体芯片具有一电路面和一非电路面；其中电路面上形成有多个输出入焊垫；而非电路面则黏贴至该芯片座的上方置晶部，使得该第二半导体芯片与该第一半导体芯片形成一交叉堆叠式双芯片结构；以及(5)进行第二焊线程序，藉以利用一组焊线将该第二半导体芯片上的输出入焊垫分别电...
【专利技术属性】
技术研发人员：黄建屏，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。