半导体晶片的封装方法及其成品技术

一种半导体晶片的封装方法，其特征在于包含如下的步骤： 提供一电路板单元，该电路板单元形成一槽沟，该电路板单元于的顶表面上还具有黏接垫；将一晶片黏附至该电路板单元的底面上，使在该晶片的顶表面上的黏接垫经由该槽沟暴露在该电路板单元外部；以黏接导线将该晶片的黏接垫与该电路板单元的黏接垫电气连接；将一导线架置放于该电路板单元的顶表面上，该导线架的接脚透过一导电黏接层来与该电路板单元的对应的黏接垫电气连接；及以胶质材料包封该电路板单元及该导线架的一部份。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】
本案是以下母案的分案母案申请号99101870.2母案申请日1999.2.3母案专利技术名称半导体晶片的封装方法及其成品如图2所示，该晶片10的每个黏接垫100与该导线架13的对应的接脚131是经由现有技术的打线方法来以黏接导线14电气连接。如图3所示，作为外壳的一胶质材料15是透过现有技术的包封方法来包封该晶片10及该导线架13的一部份，以形成一集成电路。但是，上述现有技术的半导体晶片的封装方法却仍具有以下的缺点1.由于上述现有技术的封装方法会因包装方式不同而需要不同的导线架，像TSOP、SOJ、QFP、SOP等，因此，针对每一个客户所需，而必须要准备至少一套模具，因此造成了成本的增加。2.因为上述现有技术的封装方法需要双面贴带将晶片贴附于导线架上，因此增加了封装的成本。3.上述现有技术的封装方法所使用的导线架的开模时间因构造较为复杂而大约需要30天(蚀刻模)或60至70天(冲模)。本专利技术的目的是这样实现的一种半导体晶片的封装方法，其特点是包含如下的步骤提供一电路板单元，该电路板单元形成一槽沟，该电路板单元于的顶表面上还具有黏接垫；将一晶片黏附至该电路板单元的底面上，使在该晶片的顶表面上的黏接垫经由该槽沟暴露在该电路板单元外部；以黏接导线将该晶片的黏接垫与该电路板单元的黏接垫电气连接；将一导线架置放于该电路板单元的顶表面上，该导线架的接脚透过一导电黏接层来与该电路板单元的对应的黏接垫电气连接；及以胶质材料包封该电路板单元及该导线架的一部份。在上述的半导体晶片的封装方法中，其中，在将导线架置放于该电路板单元的步骤中，所述的该黏接层是由导电胶锡铅形成。在上述的半导体晶片的封装方法中，其中，在将导线架置放于该电路板单元的步骤中，所述的该黏接层是由锡膏形成。本专利技术半导体晶片的封装方法及其成品由于不需要采用不同的导线架，因此只要一套模具，从而降低了成本；同时，由于采用导电胶锡铅或锡膏形成的黏接层而将晶片贴附于导线架上，因此既简化了封装的程序又减少了封装的成本。图4是现有技术的半导体晶片的封装方法中使用导线架的俯视结构示意图。图5至图8是本专利技术半导体晶片的封装方法第一实施例的剖面结构示意图。图9是本专利技术半导体晶片的封装方法第一实施例中使用导线架的俯视结构示意图。附图说明图10是本专利技术半导体晶片的封装方法第二实施例的剖面结构示意图。图11是本专利技术半导体晶片的封装方法第三实施例的剖面结构示意图。图12是本专利技术半导体晶片的封装方法第四实施例的剖面结构示意图。图13是本专利技术半导体晶片的封装方法第五实施例的剖面结构示意图。图14是本专利技术半导体晶片的封装方法第六实施例的剖面结构示意图。图15是本专利技术半导体晶片的封装方法第七实施例的剖面结构示意图。图16是本专利技术半导体晶片的封装方法第七实施例的俯视结构示意图。图17是本专利技术半导体晶片的封装方法第八实施例的剖面结构示意图。图18是本专利技术半导体晶片的封装方法第九实施例的剖面结构示意图。图19是本专利技术半导体晶片的封装方法第十实施例的剖面结构示意图。图20是本专利技术半导体晶片的封装方法第十一实施例的剖面结构示意图。图21是本专利技术半导体晶片的封装方法第十二实施例的剖面结构示意图。图22是本专利技术半导体晶片的封装方法第十三实施例的剖面结构示意图。图23是本专利技术半导体晶片的封装方法第十四实施例的剖面结构示意图。图24是本专利技术半导体晶片的封装方法第十五实施例的剖面结构示意图。图25是本专利技术半导体晶片的封装方法第十六实施例的剖面结构示意图。图26是本专利技术半导体晶片的封装方法第十七实施例的剖面结构示意图。图27是本专利技术半导体晶片的封装方法第十八实施例的剖面结构示意图。图28是本专利技术半导体晶片的封装方法第十九实施例的剖面结构示意图。图29是本专利技术半导体晶片的封装方法第二十实施例的剖面结构示意图。图30是本专利技术半导体晶片的封装方法第二十一实施例的剖面结构示意图。图31是本专利技术半导体晶片的封装方法第二十二实施例的剖面结构示意图。图32是本专利技术半导体晶片的封装方法第二十三实施例的剖面结构示意图。图33是本专利技术半导体晶片的封装方法第二十四实施例的剖面结构示意图。如图7所示，该晶片3的每个黏接垫30与该电路板单元2的顶表面上的对应的黏接垫22是通过以现有技术打线方法来以黏接导线4电气连接。如图7、8所示，一导线架5置放于该电路板单元2的顶表面上且其接脚50是由以导电胶锡铅或者锡膏过回焊炉的方式所形成的黏接层51来与该电路板单元2的黏接垫22成电气连接。如图9所示，最后，作为外壳的一胶质材料6是以如现有技术的包封方式将该电路板单元2和该导线架5的一部份包封起来。图10是本专利技术的第二较佳实施例，与上述图9所示的第一实施例不同的是，电路板单元2在对应于黏接垫22的地方更形成有贯穿顶和底表面的电镀贯孔23。该导线架5是置放于该电路板单元2的底表面上且其接脚50是透过黏接层51和对应的电镀贯孔23来与该电路板单元2的黏接垫22成电气连接。图11是本专利技术的第三较佳实施例，与上述图9所示的第一实施例不同的是，电路板单元2是由上、下电路板24、25所构成，该上电路板24在对应于每个黏接垫22的地方，形成一与该黏接垫22垂直的电镀贯孔240，该下电路板25形成与该电镀贯孔240对准且电气连接至该下电路板25的电路轨迹(图未示)的电镀贯孔250。图12是本专利技术的第四较佳实施例，与上述图9所示的第一实施例不同的是，电路板单元2的顶表面上形成一用于容置该晶片3的凹室20，该晶片3是以其顶表面朝上的方式嵌入到该电路板单元2的凹室20内。图13是本专利技术的第五较佳实施例，与上述图12所示的第四实施例不同的是，电路板单元2在对应于黏接垫22的地方还形成有贯穿顶和底表面的电镀贯孔23，该导线架5是置放于该电路板单元2的底表面上且其接脚50透过黏接层51和对应的电镀贯孔23与该电路板单元2的黏接垫22成电气连接。图14是本专利技术的第六较佳实施例，与上述图12所示的第四实施例不同的是，该电路板单元2是由上、下电路板24、25所构成，该上电路板24在对应于每个黏接垫22的地方，形成一与该黏接垫22垂直的电镀贯孔240，该下电路板25形成有与该电镀贯孔240对准且是电气连接至该下电路板25的电路轨迹(图未示)的电镀贯孔250。图15、16是本专利技术的第七较佳实施例，与上述图9所示的第一实施例不同的是，电路板单元2的两侧对应于每个黏接垫22的地方，形成有垂直延伸的定位槽沟26，导线架5的每个接脚50的一端是被置放于对应的槽沟26内，一黏接层51形成于一接脚50的一部份与一对应的黏接垫22的一部份上，使该接脚50与对应的黏接垫22成电气连接，因此，本实施例的整体高度得以降低。图17是本专利技术的第八较佳实施例，与上述图15所示的第七实施例不同的是，电路板单元2是由上、下电路板24、25所构成，该上电路板24在对应于每个黏接垫22的地方，形成一与该黏接垫22垂直的电镀贯孔240，该下电路板25形成与该电镀贯孔240对准且电气连接至该下电路板25的电路轨迹(图未示)的电镀贯孔250。图18是本专利技术的第九较佳实施例，与上述图15所示的第七实施例不同的是，电路板单元2是在其顶表面上形成一用于容置该晶片3的凹室20，该晶片3是以其顶表面朝上的方式嵌入到该电路板单本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体晶片的封装方法，其特征在于包含如下的步骤提供一电路板单元，该电路板单元形成一槽沟，该电路板单元于的顶表面上还具有黏接垫；将一晶片黏附至该电路板单元的底面上，使在该晶片的顶表面上的黏接垫经由该槽沟暴露在该电路板单元外部；以黏接导线将该晶片的黏接垫与该电路板单元的黏接垫电气连接；将一导线架置放于该电路板单元的顶表面上，该导线架的接脚透过一导电黏接层来与该电路板单元的对应的黏接垫电气连接；及以胶质材料包封该电路板单元及该导线架的一部份。2.如权利要求1所述的半导体晶片的封装方法，其特征在于在将导线架置放于该电路板单元的步骤中，所述的该黏接层是由导电胶锡铅形成。3.如权利要求1所述的半导体晶片的封装方法，其特征在于在将导线架置放于该电路板单元的步骤中，所述的该黏接层是由锡膏形成。4.一种半导体晶片的封装方法，其特征在于包含如下的步骤提供一电路板单元，该电路板单元形成一槽沟，该电路板单元的顶表面上还具有黏接垫，该电路板单元在对应于每个黏接垫的地方更形成一贯穿顶和底表面的电镀贯孔；将一晶片黏附至该电路板单元的底表面上，使在该晶片的顶表面上的黏接垫经由该槽沟暴露在该电路板单元外部；以黏接导线将该晶片的每个黏接垫与该电路板单元的对应的黏接线电气连接；将一导线架置放于该电路板单元的底表面上，该导线架的接脚透过一导电黏接层与对应的电镀贯孔来与该电路板单元的对应的黏接垫电气连接；及以胶质材料包封该电路板单元及该导线架的一部份。5.如权利要求4所述的半导体晶片的封装方法，其特征在于在电路板单元的步骤中，所述的该黏接层是由导电胶锡铅形成。6.如权利要求4所述的半导体晶片的封装方法，其特征在于在该电路板单元的步骤中，所述的该黏接层是由锡膏形成。7.如权利要求4所述的半导体晶片的封装方法，其特征在于在以胶质材料包封该电路板单元的步骤前，更包含如下的步骤提供一第二电路板单元，该第二电路板单元形成一槽沟，该第二电路板单元的顶表面上还具有黏接垫，该第二电路板单元在对应于每个黏接垫的地方更形成一贯穿顶和底表面的电镀贯孔；将一晶片嵌入至该第二电路板单元的凹室内，使在该晶片的顶表面上的黏接垫经由该槽沟暴露在该第二电路板单元外部；以黏接导线将该晶片的每个黏接垫与该第二电路板单元的对应的黏接线电气连接；及通过第二导电黏接层将该第二电路板单元黏附至该导线架，使该导线架置于该两电路板单元间，该导线架的接脚通过该第二导电黏接层与对应的电镀贯孔来与该第二电路板单元的对应的黏接垫电气连接。8.一种半导体晶片的封装方法，其特征在于包含如下的步骤提供一电路板单元，该电路板单元形成一槽沟，该电路板单元的顶表面上还具有黏接垫，在电路板单元的两侧对应于靠近该两侧的每个黏接垫的地方，具有垂直延伸的定位槽沟；将一晶片黏附至该电路板单元的底表面上，使在该晶片的顶表面上的黏接垫经由该槽沟暴露在该电路板单元外部；以黏接导线将该晶片的黏接垫与该电路板单元的黏接线电气连接；将一导线架的接脚一端置放于该电路板单元的对应的定位槽沟内，该导线架的接脚透过一黏接层来与该电路板单元的靠近该两侧的对应的黏接垫电气连接；及以胶质材料包封该电路板单元及该导线架的一部份。9.如权利要求8所述的半导体晶片的封装方法，其特征在于在将导线架置放于该电路板单元的步骤中，所述的该黏接层是由导电胶锡铅形成。10.如权利要求8所述的半导体晶片的...

【专利技术属性】
技术研发人员：沈明东，
申请(专利权)人：沈明东，
类型：发明
国别省市：