一种浅沟绝缘制程方法技术

本发明专利技术提供一种浅沟绝缘制程方法。本发明专利技术方法先提供基材，并于该基材表面上形成由垫氧化层和停止层所构成的堆叠罩幕层，且该堆叠罩幕层具有至少一开口暴露出部分的该基材表面。接着进行干蚀刻制程，经由该开口，蚀刻该基材表面，以形成浅沟，再于该浅沟以及该堆叠罩幕层表面上沉积ＣＶＤ衬垫层。之后氧化该ＣＶＤ衬垫层，以形成氧化衬垫层，并于该氧化衬垫层上沉积一填满该浅沟的介电层。最后进行平坦化制程，去除该停止层正上方的该介电层以及该氧化衬垫层，以暴露出该停止层，之后，去除该停止层。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术提供一种浅沟绝缘(shallow trench isolation，STI)制程方法，特别是一种避免于浅沟边角区域产生凹陷瑕疵(spot)的浅沟绝缘制程方法，以确保产品的良好电性能。
技术介绍
在半导体制程中，为了使晶片上各个电子元件之间拥有良好的绝缘，以避免元件相互干扰而产生短路现象，一般均采用区域氧化法(localizedoxidation isolation，LOCOS)或是浅沟绝缘方法来进行绝缘与保护。由于LOCOS制程中产生的场氧化层(field oxide)占据晶片的面积太大，且生成过程会伴随鸟嘴(bird′s beak)现象的发生，因此目前线宽在0.25μm以下的半导体制程几乎都采用浅沟绝缘方法。浅沟绝缘方法是在晶片表面的各元件间制作一浅沟并填入绝缘物质以产生电绝缘的效果。请参考附图说明图1至图3，图1至图3为熟知的半导体制程中的浅沟绝缘方法示意图。如图1所示，半导体晶片10包含有一硅基材12，一氧化硅层(siliconoxide)14设于硅基材12之上，以及一氮化硅层(silicon nitride)16沉积于氧化硅层14之上。氧化硅层14以及氮化硅层16是分别用来作为后续制程的垫氧化层(pad oxide)以及罩幕(mask)。习知制作浅沟绝缘的方法是先利用光刻蚀法(photolithography)及各向异性蚀刻(anisotropic etching)等制程，在半导体晶片10表面上的预定区域内形成浅沟18，并使浅沟18穿过氮化硅层16以及氧化硅层14深入硅基材12中至一定深度。随后如图2所示，由于绝缘浅沟18的表面经过蚀刻之后，可能形成部分的晶格缺陷，因此再利用氧化制程，于800℃至1000℃的高温炉管中，进行通入纯氧气的干式氧化或是通入氧气和水蒸气的湿式氧化，以于绝缘浅沟18内的硅基材12表面形成衬氧化层(liner oxide layer)22，并使绝缘浅沟18与硅基材12表面之间的尖锐转角得以被氧化成较圆滑的轮廓，造成“转角圆滑化”(corner-rounding)，进而避免导致接合漏电流。然后如图3所示，利用化学气相沉积法(chemical vapor deposition，CVD)在半导体晶片10表面均匀地形成一层介电层20，并填满浅沟18，用来作为绝缘物质，使浅沟18达到电绝缘的效果。接着再进行平坦化制程，利用化学机械抛光(chemical mechanical polishing，CMP)，去除一部分的介电层20。最后利用熟知的化学溶剂，例如热磷酸，完全去除氮化硅层16，仅剩下氧化硅层14和浅沟18内的介电层20，并使填入浅沟18内的介电层20表面约略与氧化硅层14表面切齐，使半导体晶片10形成平整的表面，以完成浅沟绝缘制程。然而，熟知的浅沟绝缘方法却会产生几个主要的问题。首先，当利用各向异性蚀刻制程，于半导体晶片10表面上的预定区域内形成浅沟18时，由于氧化硅层14的蚀刻速率大于氮化硅层16的蚀刻速率，因此在浅沟区域18的浅沟边角区域23处会产生氧化层凹陷(oxide-recesses portion)24。在后续填入介电层20时，由于该氧化层凹陷24无法被完全填满，故其未被填满的部分会形成凹陷瑕疵，导致元件电性能异常。即使在填入介电层20时将该氧化层凹陷24完全填满，其所含介电层20的密度势必较小，导致浅沟边角区域23在后续的湿式蚀刻(wet etching)制程中具有偏高的蚀刻速率，从而使得浅沟边角区域23以及浅沟侧壁易受到闸极边缘电场(fringingelectric field)感应。该浅沟边角区域23的高电场效应会造成浅沟边角区域的载子反转，而形成平行于主元件的低启始电压通道，导致元件漏电流增加，这就是次启始电压颈节(sub-threshold kink)现象。此外，这种氧化层凹陷24将使得浅沟边角区域23在后续的酸液浸泡清洗制程中，极容易受到蚀刻，而降低浅沟绝缘的电绝缘效果，进而造成半导体元件导电性不正常，例如Id/Vg曲线产生一不佳的双隆起(double hump)变异，降低产品的可靠度。专利技术概述因此本专利技术的主要目的在于提供一种浅沟绝缘的制程方法，避免于浅沟边角区域产生凹陷瑕疵，以解决上述熟知的制作方法的问题，并确保产品的良好的电性能。在本专利技术的最佳实施例中，半导体晶片包含基材。首先于该基材表面上形成一由垫氧化层以及厚度约为800至2500埃(angstrom)的停止层(stoplayer)所构成的堆叠罩幕层(stacked mask)，且该堆叠罩幕层具有至少一开口(opening)以暴露出该基材的部分表面。接着进行干蚀刻制程，经由该开口蚀刻该基材表面，以形成一浅沟，并进行低压化学气相沉积(low pressurechemical vapor deposition，LPCVD)制程，以于该浅沟以及该堆叠罩幕层表面上沉积一层由氮化硅所构成的且厚度小于或等于200埃的CVD衬垫层(liner)。之后，利用就地蒸汽生长(in-situ steam growth，ISSG)技术，氧化该CVD衬垫层，以形成氧化衬垫层，并于该氧化衬垫层上沉积一介电层以填满该浅沟。最后进行平坦化制程，去除该停止层正上方的介电层以及氧化衬垫层，以暴露出该停止层，之后，去除该停止层。由于本专利技术的制作方法是在免于消耗硅质基材的前提下，凭借以ISSG技术形成的氧化衬垫层，将浅沟边角区域的氧化层凹陷完全紧密填满，因此，在以热磷酸完全去除停止层时，可避免浅沟边角区域受到热磷酸的刻蚀，而造成半导体元件导电性不正常，例如Id/Vg曲线产生一不佳的双隆起变异，以及因浅沟侧壁受到闸极边缘电场(fringing electric field)感应，造成浅沟边角区域的载子反转，而所导致的元件漏电流增加，即次启始电压颈节现象。故相对而言，本专利技术可确保浅沟绝缘的电绝缘效果，增进产品的可靠度，进而提升产品竞争力。附图简述图1至图3为熟知的半导体制程中的浅沟绝缘方法示意图。图4至图8为本专利技术的浅沟绝缘制程方法示意图。图示的符号说明10半导体晶片12硅基材14氧化硅层 16氮化硅层18浅沟 20介电层22衬氧化层 23浅沟边角区域24氧化层凹陷 30半导体晶片32硅基材 33浅沟边角区域34垫氧化层 36停上层37堆叠罩幕层 38浅沟40介电层 42CVD衬垫层44氧化层凹陷 46开口48氧化衬垫层 50氧化硅层专利技术详述请参考图4至图8，图4至图8为本专利技术的浅沟绝缘制程方法示意图。如图4所示，半导体晶片30包含有一硅基材32，和由垫氧化层34和停止层36所构成，且具有至少一开口46暴露出部分的硅基材32表面的堆叠罩幕层37。其中停止层36是为一氮化硅层。如图5所示，首先进行各向异性干蚀刻制程，经由开口46蚀刻硅基材32表面，以于半导体晶片30上形成浅沟38深入硅基材32中至一定深度。由于垫氧化层34的蚀刻速率大于停止层36的蚀刻速率，故此时在浅沟区域18的浅沟边角区域33处会产生氧化层凹陷44，易在后续制程中于导致浅沟边角区域33处产生凹陷瑕疵，导致半导体元件电性能异常。随后如图6所示，进行低压化学气相沉积制程，以于浅沟38以及堆叠罩幕层37表面上沉积由氮化硅构成的且厚度小于或本文档来自技高网...

【技术保护点】
一种浅沟绝缘制程方法，该方法包括下列步骤： 提供基材； 在该基材表面上形成由垫氧化层和停止层所构成的堆叠罩幕层，且该堆叠罩幕层具有至少一开口暴露出部分的该基材表面； 进行干蚀刻制程，经由该开口蚀刻该基材表面，以形成浅沟； 在该浅沟和该堆叠罩幕层表面上沉积氮化硅衬垫层； 氧化该氮化硅衬垫层，以将该氮化硅层氧化形具有至少部分氮氧化硅层的氧化衬垫层； 于该氧化衬垫层上沉积介电层，且该介电层填满该浅沟； 进行平坦化制程，去除该停止层正上方的介电层和氧化衬垫层，以暴露出停止层，以及 去除该停止层。

【技术特征摘要】
1.一种浅沟绝缘制程方法，该方法包括下列步骤提供基材；在该基材表面上形成由垫氧化层和停止层所构成的堆叠罩幕层，且该堆叠罩幕层具有至少一开口暴露出部分的该基材表面；进行干蚀刻制程，经由该开口蚀刻该基材表面，以形成浅沟；在该浅沟和该堆叠罩幕层表面上沉积氮化硅衬垫层；氧化该氮化硅衬垫层，以将该氮化硅层氧化形具有至少部分氮氧化硅层的氧化衬垫层；于该氧化衬垫层上沉积介电层，且该介电层填满该浅沟；进行平坦化制程，去除该停止层正上方的介电层和氧化衬垫层，以暴露出停止层，以及去除该停止层。2.权利要求1的方法，其中该停止层是为硅层。3.权利要求2的方...

【专利技术属性】
技术研发人员：张炳一，巫淑丽，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]