一种用于制造包含硅基底的半导体装置的方法，包括在基底上形成一层薄的氧化物底部薄膜，随后在氨中使该基底退火。然后以常规方法在栅极绝缘体上形成场效晶体管（ＦＥＴ）栅极。所产生的栅极绝缘体在电气上绝缘，并相比于传统的栅极氧化物绝缘体，其性能并无降低。（*该技术在2020年保护过期，可自由使用*）
【技术实现步骤摘要】
本专利技术申请要求在1999年12月7日所申请的美国临时申请第60/169,540号的利益，其标题为“(Method for Establishing Ultra-Thin Gate Insulator Using Annealin Ammonia)”。技域本专利技术涉及半导体装置的制造，尤其涉及形成场效晶体管(FET)栅极绝缘体(gate insulator)。易于认识到，重要的是使集成电路上的各种组件彼此在电气上绝缘，从而确保电路正常运行。例如在晶体管中，在半导体基底上形成栅极，并用一非常薄的电介质层将其与基底绝缘，该层称为“栅氧化膜(gate oxide)”或“栅极绝缘体(gate insulator)”。随着半导体装置尺寸的减小，栅极绝缘体层的厚度也同样减少。如上述，当其尺寸很小时，栅极绝缘体可能因太薄，使得低氧化物(sub-oxide)从基底以及从邻近的多晶硅连结电极相对微量地侵蚀进栅极绝缘层，使得栅极绝缘层的绝缘能力减低。这会造成严重问题，因在此情形下，即使基底上非常微小的缺陷，也会造成经由栅极绝缘体的电子泄漏途径，导致晶体管的严重故障。为防止这种问题发生，已有人提出以一些别的材料替代传统的栅氧化膜材料，例如包括氮化物及氧氮化物的高介电常数电介质材料，可将这些材料制作得非常薄，但仍保留良好的绝缘特性。遗憾的是这些材料被认为会降低晶体管性能。尤其是氮化物被认为不合适，因其会助长所不需要的电子通过栅极绝缘层的泄漏。此外，当栅极绝缘层变得非常薄，例如在19埃(19)数量级时，装置的集成会变得高度复杂。具体地说，必须朝下向着基底而蚀刻部分多晶硅电极，但必须停止于非常薄——例如19埃(19)——的栅极绝缘层，而不蚀刻至底下的基底，是有困难的。因此，本专利技术认识到需提供一种栅极绝缘层，可将其制成非常薄，以适合于非常小尺寸的晶体管，但同时又维持足够的绝缘特性，从而适于作为栅极绝缘体，并须维持足够厚度以利装置集成，且相对于氧化物绝缘体性能亦无降低。本专利技术的其它特性将揭示于标题为“专利技术详述”的段落中。专利技术详述本专利技术的原理同样适用于各种半导体及集成电路设计及制作方法，包含(但并不限于)非挥发性内存装置的制造。所有这类实施方案均在本专利技术原理的考虑之内。首先参照附图说明图1及图2，于图1的方框10，准备一个半导体基底12(图2)如硅，接着于方框14中，依照本项技术公知的氧化物薄层形成原理，生成一层薄氧化物底部薄膜16于基底12上，并与基底12直接接触。底部薄膜16的厚度“t”不可超过24埃(24)。移至图1的区域18，并参照图3，基底12及薄层16在温度达摄氏1100度(1100℃)的氨(NH3)中于原处退火，以建立氮浓缩于底部薄膜16。氮以点19表示。依照本原理，退火后底部薄膜16的电阻降至和厚度只有20埃(20)的常见氧化物薄层相同。使薄层16的电阻有利地减少，但其仍具足够厚度以防止不希望的隧道效应，而能于相对较高的驱动电流及电容下，具有相对而言较低的备用电流。接着，在图2的方框20，并参照图4，以多晶硅为材料的场效晶体管(FET)层叠28，依照本技术公知的场效晶体管(FET)栅极层叠沉积(gate stack deposition)及图形形成(patterning)原理，形成于薄层16上。在形成及图形形成完场效晶体管(FET)层叠28后，再使用常规原理形成场效晶体管(FET)源极及漏极36、38，制程便完成。同时触点、交互接头(interconnect)、以及场效晶体管(FET)和场效晶体管(FET)间的绝缘，也依常规方式制作。经由上述披露可知，底部薄膜的氨中退火减少了底部薄膜的等量电厚度。换言之，对于一个具有例如24埃(24)的足够厚度，并符合上述结构考量的薄层，在退火后，薄膜的电气性能有利地如同只有20埃(20)厚度的薄层。这有利于减低其后的电子隧道效应，使得高驱动电流及电容下，若和未进行氨中退火的薄层比较，有较低的备用电流。本专利技术将具体地通过某些优选实施例而加以表现及描述。然而显而易见，对于本领域普通技术人员而言，在不背离下列本专利技术所提出的权利要求书范围的精神及范畴情况下，可实行各种形式及细节上的变动及修正。特别是以下技术的应用均属于本专利技术所构思的原理之内使用交替层沉积(altemate layer deposition)或制造方法；蚀刻技术；掩模技术；光刻技术(lithographic technique)；钝化及氮化技术；以及其它半导体设计，或是这里所披露的用于其余电子组件的技术。即使在没有这里所具体说明的元件的情况下，也可实行在此公布的专利技术。除非于权利要求书范围里特别声明，权利要求书范围里所使用的单数形式并不表示“只有一个”，而是“一个或多个”。本文档来自技高网...
【技术保护点】
一种用于制造半导体装置的方法，包括：准备一个半导体基底；在该基底上形成一氧化物底部薄膜（ｏｘｉｄｅ ｂａｓｅ ｆｉｌｍ）；接着使该基底在氨中退火；接着在部分的所述薄层上形成场效晶体管（ＦＥＴ）栅极。
【技术特征摘要】
US 2000-1-7 09/479,506;US 1999-12-7 60/169,5401.一种用于制造半导体装置的方法，包括准备一个半导体基底；在该基底上形成一氧化物底部薄膜(oxide base film)；接着使该基底在氨中退火；接着在部分的所述薄层上形成场效晶体管(FET)栅极。2.如权利要求1的方法，其中所述底部薄膜具有不大于24埃(24)的...
【专利技术属性】
技术研发人员：EK伊波，
申请(专利权)人：先进微装置公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。