利用二倍空间频率技术定义掩膜图案的方法及其装置制造方法及图纸

一种生成在一衬底上刻印目标图案时使用的掩膜的方法。该方法包括以下步骤：（ａ）确定将要刻印在一衬底上表示一电路设计的一目标图案；（ｂ）所述目标图案按照系数为０．５缩小，以生成第一图案；以及（ｃ）执行布尔操作，结合目标图案与所述第一图案，生成第二图案。第二图案作为目标图案被刻印于衬底上。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及利用无铬光刻技术生成掩膜图案，更具体的说，涉及利用二倍空间频率技术，基于一目标图案，以生成掩膜图案。另外，本专利技术还涉及使用光刻设备的器件制造方法，该设备包括一提供投影射束的辐射系统；一放置所述掩膜的掩膜台，用以对投影射束进行构图；一放置所述衬底的衬底台；以及一投影系统，用以将所述构图的投影射束投影至所述衬底的目标区域内。
技术介绍
光刻的投影设备(工具)的应用，例如，在集成电路(IC)的生产方面。在这种情况下，掩膜包含相当于单层集成电路的电路图案，该图案可被映象在一目标区域上(例如包括一个或多个电路片)在一已镀有一层辐射敏感材料(抗蚀剂)的衬底(硅片)上。通常，单个晶圆将容纳一目标区域相邻的整个网状结构，并通过投影系统对其进行逐一连续辐射。光刻投影装置的一种类型中，每一目标区域均通过裸露在该目标区域上的整个掩膜图案进行辐射。如上装置通常被称为晶圆分档器。在一替代装置，通常被称为步进扫描装置，通过投影光束在一给定方向(扫描方向)渐进扫描掩膜图案，以辐射每一目标区域，同步扫描与该方向平行和不平行的衬底台；因而，通常，投影系统具有一放大系数M(通常＜1)，衬底台的扫描速度v将成为掩膜台扫描速度的M倍。这里还提到的更多的关于光刻设备的信息，例如，US6046792通过引用结台在此。在使用平版投影设备的制造过程中，掩膜图案被映象于衬底上，且至少被一层辐射敏感材料(抗蚀剂)所覆盖。在映象步骤之前，衬底将经过多重处理，如涂底漆，镀膜和软烘干。曝光后，衬底还要经过其他一些工序，如曝光后烘干(PEB)，显影，硬烘干以及对所映象特征的测量/检验。这批程序作为在一器件，例如，一集成电路，的单独一层上印膜的基础。经过印膜的层还要经过以下工序，如蚀刻，离子注入(掺杂)，喷镀金属，氧化，化学-机械抛光等等，上述所有工序后，才能形成单独的一层。如果需要若干层，则整个过程，或其相应的变化，都将在新的层上重复进行。最终，才能在衬底(晶圆)上形成一批上述器件。所述器件通过切割或锯割技术，彼此相互独立。据此，独立的器件可被嵌于载体，连接至插脚等等。还可获得关于上述过程的更多的信息，例如，从“Microchip FabricationA Practical Guide to Semiconductor Processing”一书中，第三版，Peter van Zant著，McGraw Hill出版公司，1997年，ISBN 0-07-067250-4，通过引用结合在此。光刻工具也可能是具有两个和多个衬底台(和/或两个或多个掩膜台)。在诸如多级设备中的附加台可能被并联，或当一个或多个其他台在进行曝光时，在一个或多个台上进行准备步骤。二级光刻工具例如已经在US5969441和WO98/40791中被说明，通过引用结合在此。前面所提到的照相光刻术包括对应于将被集成与一硅片上的电路元件的几何图案。该图案用于产生根据CAD(计算机辅助设计)产生的掩膜，该过程常被称为EDA(自动电子设计)。许多CAD程序遵循一组预定的设计规则以设计功能化的掩膜。这些规则设置处理和设计的限度。例如，设计规则定义间隔容限在电路设备(诸如门电路，电容器等等)或互连线之间，以确保该电路装置或连线相互间不受影响。当然，在晶圆上(通过掩膜)准确的复制源电路设计也是集成电路制造的目的之一。尽可能应用大量半导体片作为其固定基础也是其目的。随着集成电路尺寸的缩小和密度的增加，然而，它所对应的掩膜图案的CD(临界尺寸)，接近该光学曝光工具的分辨率极限。根据在晶圆上重复曝光的曝光工具的最小特征定义曝光工具的分辨率。当前曝光设备的分辨率值约束许多IC电路设计的CD。此外，在电子器件的处理器的速度、存储器的存储密度和低电耗方面的持续改善，且与光刻技术在多层半导体器件上传输和产生图案的能力直接相关。该技术的当前水平要求临界尺寸低于自然光线的波长的图案形成。例如，当前产品的波长为248nm，正在朝小于100nm的图案临界尺寸推进。正如半导体国际技术标准(ITRS 2000)所描述的，在以后的5-10年内，该工业趋势将继续延续和推进。当前从光刻
所接受的更多关注的一项技术被称为无铬相位光刻技术“CPL”，用于进一步提高光刻设备的分辨率/印制能力。CPL同其他当前相位移掩膜PSM相比，是一种重新解释如何在光刻掩遮膜上定义图象的新兴技术。CPL是一种根据实际的三元图中三种可能情况，即0(无光透射过光刻掩遮膜)，+1(100％透射，无相位移)和-1(100％透射，180度相位移)，在定义光刻掩遮膜的图案时，允许更高的自由度。随着自由度的增加，产生了这样的挑战，即怎样将由给定设计定义的一个二元目标设计转换为一适当掩膜图案。的确，对掩膜设计者来说，以可接受的方式，利用多种技术验证掩膜结构，以印制所需图案于芯片上，是必需的。然而，由于现在掩膜的复杂性，这将是一漫长的，沉闷且复杂的过程。此外，现有的掩膜设计过程，实质上是一个人工的过程，基于反复试验的基础，大幅限制了掩膜设计者的知识和经验。因此，设计一合适的掩膜所需的时间，也就是形成最终掩膜的时间，将主要依靠掩膜设计者的经验。因此，存在提供一自动设计一掩膜的方法的需要，以提供给掩膜设计者能够在衬底上进行印制目标图案的掩膜设计。
技术实现思路
为满足上述需要，本专利技术目的之一，即提供了一种基于提供用于复制目标图案的掩膜设计的所需目标图案来生成一掩膜图案的实质上的自动方法。更具体的说，在一具体实施例中，本专利技术涉及生成一在衬底上印制目标图案用的掩膜的方法。该方法包括以下步骤(a)确定表示要制在衬底上印制的电路设计的一目标图案；(b)按照系数为0.5缩小目标图案来生成一第一图案；以及(c)执行结合目标图案与所述第一图案的布尔操作，生成第二图案。第二图案被用于在衬底上印制目标图案。虽然本文中仅基于IC的制造对本专利技术的专利技术进行了描述，但可清楚地理解为本专利技术还可应用于许多其他方面。例如，还可应用于集成光学系统，用于磁铸存储器的引导和检测图案，液晶显示嵌板，薄膜磁头，等等。本领域普通技术人员将会体会到文中的可替换的应用的优点，文中应用的术语“光刻掩遮膜(reticle)”，“晶圆”或“芯片”，也可被更通用的术语“掩膜”，“衬底”和“目标区域”来替换。当前文本中，术语“辐射”和“光束”被用于各类电磁辐射中，包括紫外线辐射(例如，波长为365，248，193，157或126nm)以及EUV(极紫外线辐射，例如，波长范围在5-20nm)。本文中所用的术语掩膜可被广义地解释为，指可用于相应于安在衬底的目标部分上生成一图案使一入射辐射光束穿越图案的横截面的一般图案形成装置；术语“光阀”也可被用于文中。除典型掩膜(透射或反射的；二元的，相移的，混合的，等等)外，还包括以下图案装置的实例a)一可编程镜像阵列。这类设备的一个实例是一具有一粘弹性控制层以及一反射面的可寻址矩阵表面。该设备的基本原理是在所述反射面的寻址区域反射作为衍射光的入射光，在非寻址区域反射作为非衍射光的入射光。利用适当的滤波器，所述非衍射光可被滤出反射光束，仅留下衍射光；同样，该光束根据可寻址矩阵表面的寻址图案形成图案。所需寻址矩阵可利用适当的电子装置形成。更多的关于镜像阵列的信息，例如，可以从美国本文档来自技高网...

【技术保护点】
一种用于生成用于成像系统的一掩膜的方法，所述方法包括以下步骤： （ａ）确定将要印制在一衬底上表示一电路设计的一目标图案； （ｂ）通过使用小于１的系数缩所述小目标图案来生成一第一图案；以及 （ｃ）通过执行结合所述目标图案与所述第一图案的布尔操作来生成第二图案。

【技术特征摘要】
US 2002-3-25 60/3665441.一种用于生成用于成像系统的一掩膜的方法，所述方法包括以下步骤(a)确定将要印制在一衬底上表示一电路设计的一目标图案；(b)通过使用小于1的系数缩所述小目标图案来生成一第一图案；以及(c)通过执行结合所述目标图案与所述第一图案的布尔操作来生成第二图案。2.如权利要求1所述方法，其特征在于所述目标图案按照系数为0.5进行缩小，以生成所述第一图案。3.如权利要求2所述方法，其特征在于所述目标图案具有空间频率成分，且所述第一图案具有为所述目标图案的空间频率成分二倍的空间频率成分。4.如权利要求1所述方法，其特征在于所述目标图案为一具有若干线和间隔的线间隔图案，每个所述线与所述间隔宽度相等。5.如权利要求1所述方法，其特征在于所述第二图案表示用于印制所述目标图案的掩膜图案。6.一种生成一用于在一衬底上印制一目标图案的掩膜的设备，所述方法包括以下步骤用于确定表示要在衬底上印制的电路设计的目标图案的装置；用于根据小于1的系数缩小所述目标图案来生成第一图案的装置；以及用于通过执行合并所述目标图案与第一图案的布尔操作来生成第二图案的装置。7.如权利要求6所述设备，其特征在于所述目标图案按照系数为0.5进行缩小，以生成所述第一图案。8.如权利要求7所述设备，其特征...

【专利技术属性】
技术研发人员：D范登布雷克，JF陈，
申请(专利权)人：ASML蒙片工具有限公司，
类型：发明
国别省市：NL[荷兰]