低阻抗去耦装置制造方法及图纸

一种用于在数字电路中去耦高频噪声波的去耦装置，其形成为线装置，包括一部分的半导体衬底，在半导体衬底上形成的作为栅极氧化膜的绝缘膜，以及在绝缘膜上形成的作为门电极的互连线。互连线与半导体衬底之间的线电容为１００ｐＦ或更大，因此，该去耦装置能够有效地去耦开关器件产生的１０到１００ＧＨｚ频率范围内的电磁噪声波。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种低阻抗去耦装置，尤其涉及一种实施为线装置并能够在高频LSI(大规模集成电路)中去耦电磁噪声的低阻抗去耦装置。若浪涌阻抗(即LSI中从开关器件看来的电源分配线在高频区域中的阻抗)较高，则LSI中由开关器件产生的高频电磁波与信号线产生干涉，使信号线上的信号电压失真。为抑制这种干涉，在电源分配线中插入电源去耦电路比较有效。用于半导体电路的传统去耦装置，如专利公开JP-A-10-270643“Semiconductor die having an on-die decoupling capacitance”中的情况，其尺寸小于该半导体电路的工作频率所对应的波长。因此，通常要为电源分配线增加去耦装置，该装置作为低阻抗装置，包含电容器，具有集总参数电容。需要注意的是，LSI中电源分配线下面的绝缘膜通常是场氧化膜(元件隔离氧化膜)，其厚度在500到1000nm(5000到10000埃)之间。如附图说明图13A所示，当把电容器21作为去耦装置连接到电源分配线20上时，必须考虑连接线22的串联电感。即，连接线22的电感降低了电容器21的去耦性能。可以考虑把电容器分散为多个小电容的电容器，并把它们分散布置在LSI、封装和PCB中。这有效降低了电容器21的连接线22的电感，抑制了电容器21去耦性能的降低。但是，即使电容器21被分成很多小电容的电容器，连接线22的电感也不能忽略。例如，若电容器21位于分配线20相邻的地方，其间没有间隙，如图13B所示，分配线20与电容器21所有部分的平均距离是电容器21宽度的一半，因此，由于这半宽度的距离降低了电容器21的去耦性能。另外，由于在电容器21的电容和电感的串联谐振频率之上时，电容器的电感是主要部分，因此，较高的频率降低了电容器21的阻抗特性。简而言之，即使电容器被分成很多小电容量的电容并分散布置，由于电容器本身在几百MHz以上的频率范围内都呈现出电感特性，所以，在高频范围内电容器不能作为电容性的去耦装置。在当今数字电路具有更高的工作频率，如数量级高达GHz的情况下，去耦电路在几百MHz范围以上时要求电容器具有更低的阻抗。综上所述，通常作为传统去耦装置的电容器在几百MHz以上的频率范围内表现出了电感特性。因此，为使去耦电路在时钟频率为GHz数量级的数字电路中有效执行去耦功能，需要提供一种低阻抗装置或低阻抗结构。本专利技术的另一个目的在于提供一种半导体电路，该电路包含一种能有效地从电源分配线中去耦电磁噪声波的低阻抗去耦装置。本专利技术提供了一种半导体电路中形成的去耦装置，其包括半导体衬底；在半导体衬底上形成的绝缘膜；以及在绝缘膜上形成的互连接线，其中互连接线和半导体衬底之间的线路电容被设为一个值，使得去耦装置能有效地去耦，或能阻断半导体电路中产生的电磁噪声波。本专利技术也提供了一种在半导体电路中形成的去耦装置，其包括在半导体衬底上形成的第一绝缘膜；在绝缘膜上形成的导电层；在导电层上形成的第二绝缘膜；以及在第二绝缘膜上形成的互连接线，其中导电层和第二绝缘膜之间的界面与第二绝缘膜和互连接线之间的界面中的至少一个界面具有凹和凸的表面；且互连接线与导电层之间的线路电容被设为一个值，使得互连接线能有效地去耦半导体电路中产生的电磁噪声波。本专利技术也提供了一种半导体电路，其包括半导体衬底；半导体衬底上的高频源；半导体衬底上的用于为高频源提供电能的电源分配线；以及含有部分半导体衬底、在该部分上形成的绝缘膜和在绝缘膜上形成的互连接线的线装置，互连接线与电源分配线串联，并作为其一部分，其中互连接线与半导体衬底之间的线路电容被设为一个值，使得互连接线能有效地去耦高频源产生的电磁波。本专利技术也提供了一种半导体电路，其包括半导体衬底；半导体衬底上的高频源；半导体衬底上的用于为高频源提供电能的电源分配线；以及含有半导体衬底上的导电层、在导电层上形成的绝缘膜和在绝缘膜上形成的互连接线的线路设备，互连接线与电源分配线串联，并作为其一部分，其中互连接线与导电层之间的线路电容被设为一个值，使得互连接线能有效地去耦高频源产生的电磁波。根据本专利技术的去耦装置和半导体电路，与在高频范围内实施为电容器的去耦装置相比，实施为线装置的去耦装置具有较低的阻抗，并因此具有较高的去耦性能。由以下的详细说明，结合附图，可以更清楚地理解本专利技术的上述及另外的目的、特征、方面及优点。图7是制造第三实施例的线装置的工艺流程图；图8A和8B是根据本专利技术的第四实施例的半导体电路的一种线装置实例的剖视图；图9是制造图8A中线装置的工艺流程图；图10是制造图8B中线装置的另一种工艺流程图；图11是含有本专利技术的线装置实例的电源分布电路的电路图；图12是图11的简化电路图；图13A、13B和13C是传统去耦装置的透视图；图14显示了传输因素与噪声频率之间的关系；图15是传统的互连接线的剖视图；图16显示了调制传输功能与噪声频率之间的关系。优选实施例说明在描述本专利技术的实施例之前，将详细描述本专利技术的去耦装置，或者本专利技术的线装置的原理，以更好地理解本专利技术。如图11所示，显示了根据本专利技术第一实施例的包括线装置的半导体电路部分的电路图。电源电路包括DC电源18，本实施例的线装置17，以及用作高频噪声源的开关器件19，它们通过具有电感成分(L)的电源分配线(分配线，或电源线)而连接。产生沿着电源线流动的高频电流的开关器件19由DC电源18提供的直流电操作，以执行开关操作。例如，通过MOSFET来实现开关器件19。线装置17作为去耦装置，位于开关器件19接近的位置。假设线装置17的特征阻抗Zc包括与DC电源18串联的串联阻抗Zz和与DC电源18并联的并联阻抗Zy。同时假设在理想去耦性能的频率范围内，开关器件19内的浪涌阻抗Zs未知，而电源线的特征阻抗Z0为几十欧姆。在上述的半导体电路的配置中，只要线装置17的特征阻抗Zc足够小，由开关器件19产生的高频电源电流16由线装置17旁路通过，基本上不经过DC电源18。换句话说，通过对线装置17的特征阻抗Zc设置一个较小值，就可在半导体电路获得改进的去耦性能。如图12所示，通过由容差Yc来代替线装置17的组成元件，并忽略特征阻抗Zz，从而得到图11的简化电路图。在该配置中，散射矩阵[S]的反射系数Г与传输系数T可以分别由元素S11和S21表示。[S]=1Yc′+2-Yc′22-Yc′----(1)]]>Γ=S11=-Yc′Yc′+2=-12*(Zc/Z0)+1----(2)]]>T=S21=2Yc′+2=2*(Zc/Z0)2*(Zc/Z0)+1----(3)]]>其中，Yc′＝Yc/Y0，Y0＝1/Z0，以及Yc＝1/Zc。这里假设电源线的特征阻抗Z0比线装置17的特征阻抗Zc大到相当程度，那就是说，满足Zc/Z00。在该情况下，反射系数Г为“-1”，而传输系数T为“0”。因此，因电源去耦功能，高频电流16不传到DC电源18，从而可以抑制电磁发射。换句话说，如果在由上述公式(3)表示传输系数T的情况下，从开关器件19传输到DC电源18的高频电流的传输系数本文档来自技高网...

【技术保护点】
一种在半导体电路中形成的去耦装置，包括： 半导体衬底； 在所述半导体衬底上形成的绝缘膜；以及 在所述绝缘膜上形成的互连线，其中： 所述互连线与所述半导体衬底之间的线电容被设为一个值，使得所述去耦装置能够有效地去耦所述半导体电路中产生的电磁噪声波。

【技术特征摘要】
JP 2002-4-8 105186/20021.一种在半导体电路中形成的去耦装置，包括半导体衬底；在所述半导体衬底上形成的绝缘膜；以及在所述绝缘膜上形成的互连线，其中所述互连线与所述半导体衬底之间的线电容被设为一个值，使得所述去耦装置能够有效地去耦所述半导体电路中产生的电磁噪声波。2.根据权利要求1所述的去耦装置，其中，所述互连线以-40dB或更低的传输系数对所述电磁噪声波进行去耦。3.根据权利要求1所述的去耦装置，其中，所述线电容为100pF或更大，且所述电磁噪声波的频率介于10GHz到100GHz之间。4.根据权利要求1所述的去耦装置，其中，所述绝缘膜为条状，所述半导体衬底包含从上方看其中夹着所述条状绝缘膜的一对扩散区。5.根据权利要求4所述的去耦装置，其中，每个所述的扩散区通过导电元件接地。6.根据权利要求5所述的去耦装置，其中，所述导电元件为条状，沿所述互连线贴着其延伸。7.根据权利要求4所述的去耦装置，其中，所述互连线以-40dB或更低的传输系数去耦所述电磁噪声波。8.根据权利要求4所述的去耦装置，其中，所述线电容为100pF或更大，且所述噪声波的频率介于10GHz与100GHz之间。9.根据权利要求4所述的去耦装置，还包括另一条互连线，其与所述互连线相连并平行于所述互连线延伸。10.根据权利要求9所述的去耦装置，其中，另一个绝缘膜介于所述互连线和所述另一条互连线之间，所述另一个绝缘膜在那里接收一个接触栓，所述接触栓把所述互连线和所述另一条互连线连接起来。11.根据权利要求9所述的去耦装置，其中，所述互连线和所述另一条互连线形成分层的互连线。12.根据权利要求4所述的去耦装置，其中，所述扩散区被场氧化膜包围，所述绝缘膜的厚度小于所述场氧化膜的厚度。13.一种在半导体电路中形成的去耦装置，包含在半导体衬底上形成的绝缘膜；在所述绝缘膜上形成的导电层；在所述导电层上形成的第二绝缘膜；以及在所述第二绝缘膜上形成的互连线，其中所述导电层和所述第二绝缘膜之间的界面和所述第二绝缘膜和所述互连线的界面中的至少一个界面具有凹凸表面；并且所述互连线和所述导电层之间的线电容被设为一个值，使得所述去耦装置能够有效地去耦所述半导体电路中产生的电磁噪声波。14.根据权利要求13所述的去耦装置，其中，所述互连线以-40dB或更低的传输系数去耦电磁噪声波。15.根据权利要求13所述的去耦装置，其中，所述线电容是100pF或更大，所述噪声波的频率介于10GHz和100GHz之间。16.一种半导体电路，包括半导体衬底；所述半导体衬底上的高频源；所述半导体衬底上的用于向所述高频源提供电能的电源分配线；以及线装置，其包含一部分的所述半导体衬底，所述衬底上的绝缘膜，以及所述绝缘膜...

【专利技术属性】
技术研发人员：中野隆，远矢弘和，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]