高阻抗衬底上的RF开关制造技术

本发明专利技术公开了一种器件，包括具有第一导电类型的半导体衬底，以及所述半导体衬底中的深阱区，其中深阱区具有与所述第一导电类型相反的第二导电类型。该器件还包括位于深阱区上方的具有第一导电类型的阱区。半导体衬底具有位于阱区上方的顶部以及位于深阱区下方的底部，其中所述顶部和所述底部具有第一导电类型并且具有高阻抗。栅极电介质位于半导体衬底之上。栅电极位于栅极电介质上方。源极区和漏极区延伸至半导体衬底的顶部中。源极区、漏极区、栅极电介质以及栅电极形成射频（RF）开关。本发明专利技术还公开了高阻抗衬底上的RF开关。

【技术实现步骤摘要】
高阻抗衬底上的RF开关本申请要求以下美国临时专利申请的优先权:2013年3月13日递交、名称为“RFSwitch on High Resistive Subsuate”、申请号为 N0.61/780,002,该申请在此通过引用并入本文中。
本专利技术涉及半导体领域，更具体地，涉及一种高阻抗衬底上的RF开关。
技术介绍
在集成电路的应用中，越来越多的功能被集成在产品中。例如，可能需要将诸如3G视频元件、WiFi元件、蓝牙元件以及音频/视频元件的不同的功能元件集成在一起以形成应用。这些器件的公知应用是移动应用，例如形成诸如手机的移动器件。 包括射频(RF)无源器件的高频电路广泛应用在移动应用中。RF无源器件可包括电容器、电感器、变压器等。由于高频，常观察到多种设计问题。设计者面对的常见问题是在高频电路下的衬底中的信号损失，该信号损失部分是由高频电路和下方衬底之间的寄生电容所导致。通常，随着信号频率的增加，信号损失变得更加严重。这极大地限制了高频电路的设计。 现今，存在几种用于减少衬底损失的解决方法。例如，绝缘体上硅(SOI)衬底被不同群体的人使用以形成高频电路。尽管使用该方法可降低衬底损失，但是SOI衬底通常较贵。此外，SOI衬底存在第三谐波问题，并且因此形成在其上的电路(例如互补型金属氧化物半导体(CMOS)器件)很难与RF无源器件集成在一起。 此外，由于高频电路所承载的信号的高频，操作RF无源器件的控制电路需要处理信号中的快速变化，并且该控制电路需要具有足够小的响应时间以适应高频信号中的变化。
技术实现思路
为了解决现有技术中所存在的问题，根据本专利技术的一个方面，提供了一种器件，包括: 具有第一导电类型的半导体衬底； 位于所述半导体衬底中的深阱区，其中，所述深阱区具有与所述第一导电类型相反的第二导电类型； 位于所述深阱区上方的具有所述第一导电类型的阱区，所述半导体衬底包括: 位于所述阱区上方的顶部；以及 位于所述深阱区下方的底部，其中，所述顶部和所述底部具有所述第一导电类型并且具有高阻抗； 位于所述半导体衬底的顶部上方的栅极电介质； 位于所述栅极电介质上方的栅电极；以及 延伸至所述半导体衬底的顶部中的源极区和漏极区，其中，所述源极区和漏极区与所述阱区被所述半导体衬底的顶部分隔开，并且所述源极区、所述漏极区、所述栅极电介质以及所述栅电极形成射频(RF)开关，所述射频(RF)开关配置成在RF频率范围内工作。 在可选实施例中，所述器件还包括:位于在所述RF开关上方并与所述RF开关电连接的RF无源器件。 在可选实施例中，所述半导体的高阻抗大于约5000ohm_cm。 在可选实施例中，所述高阻抗在大约5000ohm-cm至大约20000ohm-cm之间。 在可选实施例中，所述源极区和所述漏极区具有小于约50nm的深度。 在可选实施例中，所述器件还包括:栅极间隔件，位于所述栅电极的侧壁上；介电层，包括位于所述源极区和所述漏极区中的一个上方并与所述源极区和所述漏极区中的所述一个接触的部分；以及，源极/漏极硅化物，具有与所述介电层的边缘对准的边缘，其中，所述介电层位于所述栅极间隔件和所述源极/漏极硅化物之间。 在可选实施例中，所述器件还包括所述栅极电介质下方延伸的轻掺杂源极/漏极区，其中所述轻掺杂源极/漏极区具有小于约50nm的深度。 根据本专利技术的另一方面，还提供了一种器件，包括: 半导体衬底； 位于所述半导体衬底中的深η型阱区； 位于所述深η型阱区上方并与所述深η型阱区接触的P型阱区，其中所述半导体衬底包括: 位于所述P型阱区上方的顶部；以及 位于所述深η型阱区下方的底部，其中，所述顶部和所述底部为P型，并且所述底部具有大于约5000ohm-cm的阻抗； 射频(RF)开关，包括: 位于所述半导体衬底的所述顶部上方的栅极电介质； 位于所述栅极电介质上方的栅电极；以及 延伸至所述半导体衬底的所述顶部中的源极区和漏极区，其中所述源极区和所述漏极区与所述P型阱区被所述半导体衬底的所述顶部分隔开；以及， RF无源器件，位于所述RF开关上方并与所述RF开关电连接。 在可选实施例中，所述RF无源器件电连接至所述栅电极。 在可选实施例中，将所述源极区和所述漏极区与所述P型阱区分隔开的所述半导体衬底的所述顶部具有大约5000ohm_cm至大约20000ohm_cm之间的阻抗。 在可选实施例中，所述器件还包括:栅极间隔件，位于所述栅电极的侧壁上；介电层，包括位于所述源极区和所述漏极区中的一个上方并与所述源极区和所述漏极区中的所述一个接触的部分；以及，源极/漏极硅化物，具有与所述介电层的边缘对准的边缘。 在可选实施例中，所述RF无源器件选自基本上由电容器、电感器、变压器、传输线、波导和它们的组合所组成的组。 在可选实施例中，所述衬底的底部的阻抗在大约5000ohm-cm至大约20000ohm-cm之间。 在可选实施例中，所述器件还包括延伸至所述半导体衬底中的浅沟槽隔离(STI)区，其中所述STI区具有第一深度，并且所述源极区和所述漏极区具有比所述第一深度小于大约5%的第二深度。 根据本专利技术的又一方面，还形成了一种方法，包括: 实施对半导体衬底进行注入以形成深阱区的第一注入，其中，所述半导体衬底具有第一导电类型并且具有大于约5000ohm-Cm的阻抗，并且在所述第一注入中，注入与所述第一导电类型相反的第二导电类型的杂质； 实施对所述半导体衬底进行注入的第二注入，具有第一导电类型的阱区形成在所述深阱区上方，并且在所述第一注入和所述第二注入之后，所述半导体衬底包括: 位于所述阱区上方的顶部；以及 位于所述深阱区下方的底部，其中，所述顶部和所述底部在所述第一注入和所述第二注入中基本上不被注入； 在所述半导体衬底的顶部上方形成栅极电介质； 在所述栅极电介质上方形成栅电极；以及 实施对所述半导体衬底的所述顶部进行注入以形成源极区和漏极区的第三注入，其中所述源极区和所述漏极区与所述阱区被所述半导体衬底的剩余顶部分隔开，并且所述源极区、所述漏极区、所述栅极电介质以及所述栅电极形成配置成在射频(RF)频率范围内工作的RF开关。 在可选实施例中，形成所述RF开关的步骤不包括任何沟道掺杂注入。 在可选实施例中，使用大约2KeV至大约1KeV之间的能量进行所述第三注入。 在可选实施例中，所述方法还包括:在所述栅电极的侧壁上形成栅极间隔件；形成介电层，所述介电层包括位于所述源极区和所述漏极区中的一个上方并与所述源极区和所述漏极区中的所述一个接触的部分；以及，在形成所述介电层的步骤之后，形成具有与所述介电层的边缘对准边缘的源极/漏极硅化物。 在可选实施例中，所述方法还包括形成位于所述RF开关上方并与所述RF开关电连接的RF无源器件。 在可选实施例中，所述方法还包括使用大约2KeV至大约1KeV之间的注入能量对所述半导体衬底的所述顶部进行注入以形成轻掺杂源极/漏极区。 【附图说明】 为更完整的理解本专利技术实施例及其优点，现将结合附图所进行的以下描述作为参考，其中 图1至图8是根据一些示例性实施例的制造射频(RF)开关的中间阶段的横本文档来自技高网...

【技术保护点】
一种器件，包括:具有第一导电类型的半导体衬底;位于所述半导体衬底中的深阱区，所述深阱区具有与所述第一导电类型相反的第二导电类型;位于所述深阱区上方的具有所述第一导电类型的阱区，其中，所述半导体衬底包括:位于所述阱区上方的顶部;以及位于所述深阱区下方的底部，其中，所述顶部和所述底部具有所述第一导电类型并且具有高阻抗;位于所述半导体衬底的顶部上方的栅极电介质;位于所述栅极电介质上方的栅电极;以及延伸至所述半导体衬底的顶部中的源极区和漏极区，其中，所述源极区和漏极区与所述阱区被所述半导体衬底的顶部分隔开，并且所述源极区、所述漏极区、所述栅极电介质以及所述栅电极形成射频(RF)开关，所述射频(RF)开关配置成在RF频率范围内工作。

【技术特征摘要】
2013.03.13 US 61/780,002;2013.04.19 US 13/866,8861.一种器件，包括: 具有第一导电类型的半导体衬底； 位于所述半导体衬底中的深阱区，所述深阱区具有与所述第一导电类型相反的第二导电类型； 位于所述深阱区上方的具有所述第一导电类型的阱区，其中，所述半导体衬底包括: 位于所述阱区上方的顶部；以及 位于所述深阱区下方的底部，其中，所述顶部和所述底部具有所述第一导电类型并且具有闻阻抗； 位于所述半导体衬底的顶部上方的栅极电介质； 位于所述栅极电介质上方的栅电极；以及 延伸至所述半导体衬底的顶部中的源极区和漏极区，其中，所述源极区和漏极区与所述阱区被所述半导体衬底的顶部分隔开，并且所述源极区、所述漏极区、所述栅极电介质以及所述栅电极形成射频(RF)开关，所述射频(RF)开关配置成在RF频率范围内工作。2.根据权利要求1所述的器件，还包括: 位于在所述RF开关上方并与所述RF开关电连接的RF无源器件。3.根据权利要求1所 述的器件，其中，所述半导体的高阻抗大于约5000ohm-cm。4.根据权利要求1所述的器件，其中，所述高阻抗在大约5000ohm-cm至大约20000ohm_cm 之间。5.根据权利要求1所述的器件，其中，所述源极区和所述漏极区具有小于约50nm的深度。6.根据权利要求1所述的器件，还包括: 栅极间隔件，位于所述栅电极的侧壁上； 介电层，包括位于所述源极区和所述漏极区中的一个上方并与所述源极区和所述漏极区中的所述一个接触的部分；以及 源极/漏极硅化物，具有与所述介电层的边缘对准的边缘，其中，所述介电层位于所述栅极间隔件和所述源极/漏极硅化物之间。7.根据权利要求1所述的器件，还包括所述栅极电介质下方延伸...

【专利技术属性】
技术研发人员：陈家忠，黄崎峰，傅淑芳，叶子祯，周淳朴，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71