评估基于核的系统集成芯片(SoC)的方法及实现该方法的SoC的结构技术方案

一种用高准确性和可观察性调试在基于核的系统集成芯片（ＳｏＣ）Ｉｃ中个别核的方法，以及实现该方法的ＳｏＣ的结构。该方法包括构造用于ＳｏＣ的每个核的垫框的两个或更多金属层同时将在下面金属层上的Ｉ／Ｏ（输入和输出）垫连接到上面金属层，从而在每个核的垫框的上面金属层的表面上曝露所有Ｉ／Ｏ垫和电源垫以及通过在核的上面金属层上的Ｉ／Ｏ垫将测试矢量应用到每个核并评估通过上面金属层上的Ｉ／Ｏ垫接收的响应输出。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种测试半导体设备的方法，更具体地说，涉及一种具有高准确性和可观测性的以硅形式调试基于核的系统集成芯片(SoC)IC的设计完整性(硅调试)的方法。本专利技术还涉及一种实现硅调试的方法的SoC IC的结构。在EDA(电子设计自动化)环境下实施的设计阶段，以硅芯片的形式实现SoC设计。本专利技术是针对用于评估采用硅形式(“硅调试”)的用于Soc中每个核的SoC设计的方法，同时这种系统芯片可用于广泛应用，这些芯片的复杂性太复杂从难以用常规的方式来测试。(“Testing embeded cores(测试嵌入式核)”A D&TRoundtable，IEEE Design and Test，pp81-89，April-June1997，“Challenge of the90’s Testing CoreWare based ASICs(90年代测试基于核心技术的ASIC的挑战)“Panel on“DFT for embededcore”，R.Rajsuman，International Test conference，pp940，1996)。除在产品测试中有困难外，当制造原型硅(prototype silicon)时，这些SoC也在确定它们的功能正确性方面存在较大困难。困难的主要原因是个别核的有限的可观察性和可控制性。通常，仅芯片I/O(SoC芯片的输入和输出)可使用施加测试矢量或观察对测试矢量的响应而每个嵌入式核的I/O是不可接入的(accessible)。因此，在复杂的SoC中，许多内部故障没有显露在芯片I/O上。附图说明图1描述通常的SoC10的结构的例子，SoC10具有嵌入式存储器12、微处理器核14以及三个功能专用核16、18和20、PLL(锁相环路)22以及TAP(测试使用端口)24。仅通过芯片级I/O就能完成SoC的整个测试。在该例子中，在SoCI0的外围，将这些芯片级I/O建立为形成在I/O垫框(pad frame)26上的芯片I/O垫(pad)28。每个功能核12、14、16、18和20包括垫框29，垫框29通常包含在芯片外围的若干核对多个I/O垫。通常，在IC设计中，上面金属层仅用于电源的电源垫32而中间金属层用于与其他核、微处理器核和嵌入式存储器连接的I/O或信号垫。假若失败，了解失败的原因极其重要，如是由于微处理器核或功能专用核16、18或20还是其他原因。有必要调试故障的原因是必须在将SoC设计送去批量生产前纠正故障。为调试故障，非常希望可接入(access)每个核的个别的I/O以便可应用核专用的测试模式。目前，IEEE P1500工作组正在开发一种方案以便核I/O变为可接入。这种方案是基于使用附加逻辑电路，其包括在核I/O的基于移位寄存器的封装(wrapper)以及从芯片I/O到核I/O的数据传输总线(“Preliminary outline of the IEEE P1500scalable architecture for testing embedded cores”，IEEE VLSITEST Symposium，1999)。在图2A-2C描述该结构，其中图2A表示在核的外边界的整个封装结构，以及图2B和2C分别表示在图2A的封装中的输入单元42和输出单元44的结构。也已经由Virtual Socket Interface Alliance(VSIA)以及其他研究者提出了类似的基于核封装(core wrapper)以及数据传输逻辑的解决方案(Manufactuing related test developmentspecification 1″，version 1.0，VSI Alliance，1998、“Test accessarchitecture”VSI Alliance，2000，以及“Hierarchical testaccess architecture for embedded cores in an integratedciruit”，D.Bhattacharya，IEEE VLSI TEST Symposium，pp.8-14.1998)。这些方法的主要缺点在于它们要求附加逻辑电路，这增加了芯片尺寸并提高成本；而且由于芯片I/O的封装而导致性能恶化。这种性能恶化的例子包括由于另外的电路元件和路径而使在SoC中的信号传播延迟。同时，在所有情况下，将测试矢量移入封装寄存器并使用多个时钟周期移出响应。直到全部移出在前矢量的响应才应用新测试矢量。因此，在所有这些方案中，测试时间太长而且不能完成快速的核测试。这也就意味着不能用这些方案来调试与故障有关的定时。另一个常规的方法是在美国专利号4,749,947和4,937,826中描述过的“钉床(bed of nails)”型方法。在这种方法中，创建栅格线，在栅格线上放置将被测试的功能电路。通过能提供从节点到栅格线的连接的纵向晶体管能接入在功能电路中的每个节点。原则上，该方法提供100％可观察性。然而，由于需要多个另外的步骤(布置掩膜)以及使现有的制造SoC过程有所改变，因此该方法极其昂贵。同时，由于栅格线的存在，显著地增加电路的寄生电容并导致性能恶化。如上所述，常规技术不能满足全部调试SoC中的个别核而没有诸如增加规模和成本或涉及性能恶化的缺点。本专利技术的另一个目的是提供一种调试系统集成芯片(SoC)中个别核的方法，而在核中不要求任何附加逻辑电路从而不涉及性能恶化。本专利技术的另一目的是提供一种用于系统集成芯片(SoC)中的个别核的I/O垫框的结构以便允许通过传统的接触式探针接入每个核以便将测试矢量应用到该核并从那儿接收响应。在本专利技术中，在原型制造过程中，在顶层金属中每个核的I/O垫框是相同的。因此，个别核的I/O接口可用作测试信号应用和响应信号观察。本专利技术使得可将核测试模式直接应用到特定的核而不是作为一个整体的SoC芯片。本专利技术的一个方面是一种评估系统集成芯片(SoC)的方法。该方法包括步骤在SoC中为每个核构造垫框的两个或更多金属层同时将在下面金属层上的I/O(输入和输出)垫连接到上面金属层，从而在每个核的垫框的上面金属层的表面上暴露所有的I/O垫和电源垫，并通过在核的上面金属层上的I/O垫将测试矢量应用到每个核并评估通过上面金属层上的I/O垫接收的核的响应输出。在本专利技术的另一方面，评估SoC的方法包括步骤在SoC的外部区域构造芯片I/O(输入和输出)框，用于通过在其上形成的接触垫与SoC连接、构造用于在SoC中的每个核的以垫框得两个或更多金属层同时将在下面金属层上的I/O垫连接到上面金属层，从而在每个核的垫框的上面金属层的表面上暴露所有I/O垫和电源垫、通过在芯片I/O垫框上形成的接触垫将测试矢量应用到SoC以及评估通过在芯片I/O垫框上的接触垫接收的SoC的响应输出、以及通过在核的上面金属层上形成的I/O垫，将测试矢量应用到每个核并评估通过上面金属层上的I/O垫接收的核的响应输出。本专利技术的另一方面是用于评估其设计完整性的SoC的结构。该结构包括在SoC的外部区域的芯片I/O(输入和输出)框，用于通过形成在其上的接触垫与SoC连接，以及用于SoC中的每个核的一垫框的两个或更多金本文档来自技高网...

【技术保护点】
一种评估系统集成芯片（ＳｏＣ）的方法，包括下述步骤：构造两个或多个金属层以建立用于ＳｏＣ中每个核的垫框和内电路节点同时将下面金属层上的Ｉ／Ｏ（输入和输出）垫连接到上面金属层，从而在每个核的垫框的上面金属层的表面上曝露所有Ｉ／Ｏ垫和电源垫 ；以及通过核的上面金属层上的Ｉ／Ｏ垫将测试矢量应用到每个核并评估通过上面金属层上的Ｉ／Ｏ垫接收到的核的响应输出。

【技术特征摘要】
US 2001-5-12 09/853,9991.一种评估系统集成芯片(SoC)的方法，包括下述步骤构造两个或多个金属层以建立用于SoC中每个核的垫框和内电路节点同时将下面金属层上的I/O(输入和输出)垫连接到上面金属层，从而在每个核的垫框的上面金属层的表面上曝露所有I/O垫和电源垫；以及通过核的上面金属层上的I/O垫将测试矢量应用到每个核并评估通过上面金属层上的I/O垫接收到的核的响应输出。2.如权利要求1所述的评估系统集成芯片(SoC)的方法，其中构造核的金属层的步骤包括一步骤使核中的内电路节点复制到上面金属层，从而通过接触式探针可接入内电路节点和I/O垫。3.如权利要求1所述的评估系统集成芯片(SoC)的方法，其中将I/O垫连接到上面金属层的步骤包括一步骤使用垫框的下面金属层和上面金属层间的金属通孔，从而使I/O垫复制到上面金属层。4.一种评估系统集成芯片(SoC)的方法，包括下述步骤在SoC的外部区域构造芯片I/O(输入和输出)框用于通过形成在其上的接触垫与SoC连接；构造两个或多个金属层以建立用于SoC中每个核的垫框和内电路节点同时将下面金属层上的I/O垫连接到上面金属层，从而暴露在每个核的垫框的上面金属层的表面上的所有I/O垫和电源垫；通过在芯片I/O垫框上形成的接触垫，将测试矢量应用到SoC并评估通过芯片I/O垫框上的接触垫接收的SoC的响应输出；以及通过在核的上面金属层上形成的I/O垫将...

【专利技术属性】
技术研发人员：罗基特拉尤斯曼，
申请(专利权)人：株式会社鼎新，
类型：发明
国别省市：JP[日本]