电源电路装置制造方法及图纸

现有技术的功率ＭＯＳＦＥＴ是单块集成电路装置和复合元件等的电源电路装置，从封装引出的引脚是等间隔的５个管脚，不能充分保证成为高电位的第三管脚与相邻的其它管脚沿表面距离，不很安全。本发明专利技术使第三管脚与相邻的其它管脚的距离比其它管脚彼此的距离宽，而且，使第三管脚位于上段、相邻的其它管脚位于下段、它们以外的管脚位于中段而进行成形。因此由于能充分确保高电位的第三管脚和相邻的其它管脚的沿表面距离，成为非常安全的结构。而且由于做成整体模制封装，顶部不外露，操作也很容易。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及电源电路装置，特别涉及使用从封装主体导入的对导线形状进行了改良的IC封装的电源电路装置。
技术介绍
众所周知，现在采用IC芯片和导线(引脚)用引线接合法等连接，用树脂构成的封装主体为外装的IC封装。图2表示对现有的IC封装有5根引脚的情况，图2(A)是俯视图，图2(B)是图2(A)的B-B剖面图，图2(C)是从箭头方向看图2(B)的侧视图。包含功率MOSFET11的单块集成电路和复合元件等，为了在功率MOSFET11上安装IC12，一般使用5根管脚间隔(d3)相等的引脚。根据图2(A)，该封装主体13的一个侧壁上设置5根引脚14。此时，中心的第三管脚14c与MOSFET的漏极端子、第五管脚14e与源极端子相连，第一管脚14a、第二管脚14b和第四管脚14d连接在IC的控制端子上。由于通常MOSFET11的漏极端子是高电位，源极端子GND接地，为了使这两个端子形成非常大的电位差，使用第三管脚14c、第五管脚14e以使引脚14不邻接。在图2(B)中表示安装该封装时的成形。如图所示，第一管脚14a、第三管脚14c和第五管脚14e向上方弯折，得到了相邻的第二管脚14b和第四管脚14d沿表面距离(参照图2(C))。这是一种方法，用于抑制将这样构成的IC封装通过焊接安装在电路基板面上时相邻引脚彼此的短路和在印刷基板焊接连接时产生的焊接电桥。一般在安装的情况下，引脚的间隔是等间隔(d3)内部元件的里面连接在中央的管脚上。即功率MOSFET是通过其里面的漏极电极用导电的粘接剂等直接粘接。功率MOSFET的封装一般是三个管脚，成为高电位的漏极充分得到了连接的端子(中央的端子)和相邻的其它端子沿表面距离。然而，包含所述的功率MOSFET的单块集成电路和复合元件等，为了将IC实际安装在功率MOSFET上，一般使用5根等间隔的引脚。该情况由于还是中央的第三管脚与功率MOSFET的漏极电极相连接，在装载800伏等耐压的高功率MOSFET时，用等间隔的引脚不能充分保证与相邻的其它管脚沿表面距离。也就是用焊接方法将这种结构的IC封装装在电路基板面上时，成为高电位的第三管脚和相邻的第二、第四管脚沿表面距离小，存在容易由尘埃等引起短路的问题。而且在印刷基板上焊接连接时，由于焊料比引脚之间更宽，存在容易产生焊接电桥的问题。例如操作电压为700伏时，沿表面距离必须做成1.9mm。现有结构中即使把引脚做成上下弯曲的形状，在沿表面距离只能确保1.7mm时恐怕也不能满足安全标准。即现有的引脚结构不能充分确保沿表面距离。而且，现有的封装以与第三管脚形成一体等方式连接的顶部14h部分虽然成为800伏等的高电位的漏极连接，但也做成裸露的结构，在产品操作方面存在不太安全的问题。
技术实现思路
本专利技术是鉴于有关课题作出的。第一，本专利技术是包括MOSFET和密封该MOSFET的封装及从该封装主体的一个侧壁引出的多个引脚，将所述的MOSFET的漏极端子连接在多个引脚中的中央的引脚上的电源电路装置。通过使成为高电位的所述中央的引脚与相邻的其它的引脚的间隔比所述其它的引脚彼此的间隔大，以设置要求的沿表面距离来解决所述问题。所述封装是整体模制结构。在所述的MOSFET上安装IC。第二，本专利技术是包括MOSFET和密封该MOSFET的封装及从该封装主体的一个侧壁引出的多个引脚，将所述的MOSFET的漏极端子连接在多个引脚中的中央的引脚上的电源电路装置。通过使成为高电位的所述中央的引脚与相邻的其它的引脚的间隔比所述其它的引脚彼此的间隔大，所述多个引脚中电位最低的引脚位于下段、所述中央的引脚位于上段、其它的引脚位于上段和下段之间的中段而进行弯折，在所述成为高电位的中央的引脚和所述成为低电位的引脚之间设置为所要求的沿表面距离来解决所述问题。所述封装是整体模制结构。在所述的MOSFET上安装IC。第三，本专利技术包括MOSFET和密封该MOSFET的封装及从该封装主体的一个侧壁引出的5根引脚，是将所述的MOSFET的漏极端子连接在位于中央的第三引脚上的电源电路装置，通过使成为高电位的第三引脚与相邻的其它的引脚的间隔比所述其它的引脚彼此的间隔大，所述第三引脚和相邻的低电位的第二及第四引脚设置为所要求的沿表面距离来解决所述问题。从所述第三引脚到第二及第四引脚的间隔比第一和第二引脚及第四和第五引脚的间隔还分离。在下段弯折所述第二及第四引脚，在上段弯折所述第三引脚，在上段和下段之间的中段弯折所述第一及第五引脚，在所述第三引脚和所述第二及第四引脚之间设置为所要求的沿表面距离。所述封装是整体模制结构。在所述的MOSFET上安装IC。即本专利技术通过扩大成为高电位的第三管脚和相邻的其它引脚的间隔而将引脚成形为上、中、下三个台阶，确保足够安全的沿表面距离。本专利技术提供一种封装，由于通过将封装主体做成整体模制的结构，与第三管脚在同一工序形成的封装里面的框架没有露出，故作为漏极端子即使遇到高压也可以安全地操作。附图说明图1(A)是说明本专利技术的电源电路装置的俯视图，图1(B)是图1(A)的A-A剖面图，图1(C)是从箭头方向看图1(B)的侧视图；图2(A)是说明现有技术的电源电路装置的俯视图，图2(B)是图2(A)的B-B剖面图，图2(C)是从箭头方向看图2(B)的侧视图。具体实施例方式以5根引脚的封装为例，参照图1详细说明本专利技术具体实施方式。图1(A)是俯视图，图1(B)是图1(A)的A-A剖面图，图1(C)是从箭头方向看图1(B)的侧视图。本专利技术的电源电路装置由MOSFET1、IC2、封装3和5根的引脚4构成。MOSFET1其中包含多个MOSFET的元件，里面是漏极电极，用导电的粘接剂固定在以与第三管脚4c形成一体等方式连接的顶部4h上(参照图1(B))。IC2装在MOSFET1上，与MOSFET1的电源电极和漏极电极连接。而且各控制端子连接在第一管脚4a、第二管脚4b和第四管脚4d上(参照图1(B))。封装3通过传递模塑法等，用绝缘树脂密封MOSFET1和IC2。由于封装3是整体模制结构，故直到MOSFET1的漏极电极固定粘接的导线的顶部4h的里面都用树脂覆盖。由于加高电压的顶部4h不露出，产品的操作非常安全。5根中的引脚4从封装主体3的一个侧壁引出。在此，如图，从端部的管脚假设为第一管脚4a、第二管脚4b、第三管脚4c、第四管脚4d和第五管脚4e。位于中央的第三管脚4c以与顶部4h形成一体等连接，在顶部4h中连接MOSFET1的漏极电极，使第三管脚4c成为漏极端子；第五管脚4e成为源极端子；第一管脚4a、第二管脚4b及第四管脚4d成为IC2的控制端子。电位最高的第三管脚4c和相邻的第二管脚4b及第四管脚4d的间隔d2确保满足安全标准的沿表面距离，比其它管脚彼此的间隔，即第一管脚4a到第二管脚4b的间隔d1及第四管脚4d到第五管脚4e的间隔d1更宽。具体地讲，如假设第三管脚4c到第二管脚4b或第三管脚4c到第四管脚4d的间隔d2为2.54mm，第一管脚4a到第二管脚4b的间隔d1及第四管脚4d到第五管脚4e的间隔d1为0.5mm。例如动作电压为700伏时，安全的沿表面距离为1.9mm，800伏时为2.1mm，根据本专利技术的结构，成为高电压的第三管脚4c和第二管脚4b及第四管脚4d的本文档来自技高网...

【技术保护点】
一种电源电路装置，其包括ＭＯＳＦＥＴ、密封该ＭＯＳＦＥＴ的封装和从该封装主体的一个侧壁引出的多个引脚，并将所述ＭＯＳＦＥＴ的漏极端子连接在该多个引脚中中央的引脚上，其特征在于：使成为高电位的所述中央的引脚和相邻的其它引脚的间隔作得比所述 其它引脚彼此的间隔大，设置为所要求的沿表面距离。

【技术特征摘要】
JP 2001-5-18 149636/011.一种电源电路装置，其包括MOSFET、密封该MOSFET的封装和从该封装主体的一个侧壁引出的多个引脚，并将所述MOSFET的漏极端子连接在该多个引脚中中央的引脚上，其特征在于使成为高电位的所述中央的引脚和相邻的其它引脚的间隔作得比所述其它引脚彼此的间隔大，设置为所要求的沿表面距离。2.如权利要求1所述的电源电路装置，其特征在于所述封装是整体模制结构。3.如权利要求1所述的电源电路装置，其特征在于IC安装在所述MOSFET上。4.一种电源电路装置，其包括MOSFET、密封该MOSFET的封装和从该封装主体的一个侧壁引出的多个引脚，并将所述MOSFET的漏极端子连接在该多个引脚中中央的引脚上，其特征在于使成为高电位的所述中央的引脚和相邻的其它引脚的间隔比所述其它引脚彼此的间隔大，使所述多个引脚中成为最低电位的引脚位于下段，所述中央的引脚位于上段，其它的引脚位于上段和下段之间的中段而进行弯折，在成为所述高电位的中央引脚和成为所述低电位的引脚之间设置为所要求的沿表...

【专利技术属性】
技术研发人员：土田满穗，池田宪史，西川円，
申请(专利权)人：三洋电机株式会社，
类型：发明
国别省市：JP[日本]