【技术实现步骤摘要】
基于SiC的可扩展MPS器件
[0001]本公开涉及一种基于碳化硅的可扩展电子器件、电子器件制造方法和包括电子器件的电子装置。具体地，本公开涉及一种具有减少的电流泄漏的可小型化的合并式PiN肖特基器件。
技术介绍
[0002]如已知的，具有宽间隙(例如，其带隙的能量值Eg大于1.1eV)、低导通状态电阻(R
ON
)、高热导率、高操作频率和高电荷载流子饱和速率的半导体材料对于生产诸如二极管或晶体管等电子部件(特别地对于功率应用)来说是理想的。具有所述特征并且被设计为用于制造电子部件的材料是碳化硅(SiC)。具体地，关于先前列出的性能，以其不同多型体(例如，3C
‑
SiC、4H
‑
SiC、6H
‑
SiC)呈现的碳化硅比硅更好。
[0003]相对于被设置在硅衬底上的类似器件，被设置在碳化硅衬底上的电子器件具有许多优点，诸如低导通状态输出电阻、低泄漏电流、高工作温度以及高工作频率。具体地，SiC肖特基二极管展现出更高的切换性能，使得SiC电子器件特别有利
【技术保护点】
【技术特征摘要】
1.一种合并式PiN肖特基MPS器件，包括：碳化硅的衬底，具有第一导电性；碳化硅的漂移层，具有所述第一导电性，在所述衬底上延伸；第一注入区域，具有与所述第一导电性相反的第二导电性，并且在所述漂移层中延伸，所述第一注入区域在第一方向上具有第一尺寸；第二注入区域，具有所述第二导电性，并且在所述漂移层中延伸，所述第二注入区域在所述第一方向上具有第二尺寸，所述第二注入区域在所述第一方向上与所述第一注入区域间隔开第三尺寸，所述第三尺寸小于所述第一尺寸和所述第二尺寸两者；在所述第一注入区域中的第一欧姆接触部，所述第一欧姆接触部在所述第一方向上具有第四尺寸，所述第四尺寸小于所述第一尺寸；在所述第二注入区域中的第二欧姆接触部，所述第二欧姆接触部在所述第一方向上具有第五尺寸，所述第五尺寸小于所述第二尺寸；第一结势垒JB二极管，位于所述漂移层的第一表面和所述第一注入区域处；第二结势垒JB二极管，位于所述漂移层的所述第一表面和所述第二注入区域处；以及第一电端子，在所述第一注入区域和所述第二注入区域处与所述漂移层的所述第一表面欧姆接触，所述第一电端子在所述第一方向上具有第五尺寸，所述第五尺寸大于所述第一尺寸、所述第二尺寸和所述第三尺寸的总和；第一肖特基二极管，位于所述第一注入区域与所述第二注入区域之间的所述漂移层处，其中所述漂移层具有掺杂剂浓度，使得所述MPS器件的击穿电压大于或等于所述MPS器件在抑制状态下的最大工作电压的115％，超过所述击穿电压，电荷载流子倍增现象发生。2.根据权利要求1所述的器件，其中所述第一注入区域具有彼此相对、并且横向于所述第一注入区域的所述第一表面的第一侧表面和第二侧表面，并且其中所述第一侧表面和所述第二侧表面彼此间隔开所述第一尺寸。3.根据权利要求2所述的器件，其中所述第二注入区域具有与所述第一电端子欧姆接触的表面、以及彼此相对的第一侧表面和第二侧表面，所述第一肖特基二极管被布置在所述漂移层的所述第一表面处，并且平行于横向于所述第一方向的第二方向，所述第一注入区域的所述第一侧表面和所述第二注入区域的所述第一侧表面通过所述漂移层面向彼此，并且彼此间隔开所述第三尺寸。4.根据权利要求1所述的器件，其中所述第一欧姆接触部通过所述第一注入区域与所述漂移层物理且电学地分开。5.根据权利要求1所述的器件，其中对于等于650V的所述最大工作电压，所述漂移层的所述掺杂剂浓度小于或等于2.8
·
e
16
at/cm3。6.根据权利要求1所述的器件，其中对于等于1200V的所述最大工作电压，所述漂移层的所述掺杂剂浓度小于或等于1.2
·
e
16
at/cm3。7.根据权利要求1所述的器件，还包括：第二电接触区域，位于所述衬底的背侧处，与所述漂移层相对；第二电端子，位于所述第二电接触区域处；以及钝化层，在所述第一电端子上延伸。8.根据权利要求1所述的器件，还包括二极管阵列，所述二极管阵列包括所述第一JB二
极管和所述第二JB二极管、所述第一肖特基二极管、至少一个第二肖特基二极管、至少一个第三注入区域和第三JB二极管，其中所述肖特基二极管和所述JB二极管沿着所述第一方向彼...
【专利技术属性】
技术研发人员：S，
申请(专利权)人：意法半导体股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。