【技术实现步骤摘要】
具有减小的电压降的碳化硅二极管以及其制造方法
[0001]本公开涉及一种碳化硅(SiC)的电子器件及其制造方法。
技术介绍
[0002]在市场上，最近提出了被称为JBS(结势垒肖特基)二极管或MPS(合并PiN肖特基)二极管的切换器件。这些器件通常具有SiC衬底，并且包括具有与衬底的导电性相反的导电性的注入区(例如，对于N型衬底而言，注入区为P型)。在这些器件中，存在两种不同类型的接触：在注入区中的欧姆接触，以及与在注入区之间所包括的区中的肖特基接触。
[0003]上述特性使得JBS二极管特别适合于在高电压功率器件中工作。
[0004]图1示出了已知类型的MPS器件1在具有X、Y、Z轴的(三轴)笛卡尔参考系中的横向截面图。
[0005]MPS器件1包括：具有第一掺杂浓度的N型的SiC的衬底3，设置有与表面3b相对的表面3a，并且衬底3的厚度约等于350μm；N型的SiC的(外延生长的)漂移层2，具有比第一掺杂浓度低的第二掺杂浓度，漂移层2在衬底3的表面3a上方延伸，并且具有在5μm至15μm之间的厚度...
【技术保护点】
【技术特征摘要】
1.一种电子器件，包括：碳化硅的固体本体，具有表面并且具有第一导电性类型；第一注入区域和第二注入区域，所述第一注入区域和所述第二注入区域具有第二导电性类型，并且从所述表面开始在一方向上延伸到所述固体本体中，并且在所述第一注入区域和所述第二注入区域之间界定所述固体本体的表面部分；肖特基接触金属部分，在所述表面上，并且与所述表面部分直接接触；以及欧姆接触金属部分，在所述表面上，并且与所述第一注入区域和所述第二注入区域直接接触；其中所述固体本体包括外延层，所述外延层包括所述表面部分和体部分，所述表面部分在所述体部分上方延伸，以及其中所述表面部分包括多个掺杂子区域，所述多个掺杂子区域在所述方向上彼此接续地延伸，每个掺杂子区域具有所述第一导电性类型以及比所述体部分的导电性水平高的相应的导电性水平，所述掺杂子区域中的至少一个掺杂子区域的导电性水平不同于所述掺杂子区域中的至少一个其他掺杂子区域的导电性水平。2.根据权利要求1所述的电子器件，其中所述掺杂子区域是分层的，从而形成掺杂层的堆叠，所述掺杂层在所述方向上一个接着另一个。3.根据权利要求1所述的电子器件，其中所述多个掺杂子区域包括：第一子区域，所述第一子区域从所述表面开始延伸到所述外延层中；第二子区域，所述第二子区域沿着所述方向邻近所述第一子区域在所述外延层中延伸；以及第三子区域，所述第三子区域沿着所述方向邻近所述第二子区域在所述外延层中延伸。4.根据权利要求3所述的电子器件，其中所述第二子区域具有比所述第一子区域和所述第三子区域高的导电性。5.根据权利要求4所述的电子器件，其中：所述第一子区域具有在1
·
10
16
at/cm3到1
·
10
17
at/cm3之间的掺杂水平，所述第二子区域具有在1
·
10
17
at/cm3到1
·
10
20
at/cm3之间的掺杂水平，以及所述第三子区域具有在1
·
10
16
at/cm3到1
·
10
17
at/cm3之间的导电性水平。6.根据权利要求3所述的电子器件，其中所述第一子区域、所述第二子区域和所述第三子区域的厚度之和等于或小于所述第一注入区域和所述第二注入区域中的每个注入区域在所述方向上的厚度。7.根据权利要求1所述的电子器件，其中所述固体本体的材料是4H
‑
SiC、6H
‑
SiC、3C
‑
SiC、或15R
‑
SiC中的一者。8.根据权利要求1所述的电子器件，其中所述器件形成结势垒肖特基JBS二极管，所述外延层是所述JBS二极管的漂移层。9.一种用于制造电子器件的方法，包括：提供碳化硅的固体本体，所述固体本体具有表面并且具有第一导电性类型；通过注入具有第二导电性类型的掺杂剂，在所述固体本体中形成第一注入区域和第二注入区域，所述第一注入区域和所述第二注入区域各自从所述表面开始在一方向上延伸，并且在所述第一注入区域和所述第二注入区域之间界定所述固体本体的表面部分，所述固体本体包括外延层，所述外延层包括所述表面部分和体部分，所述表面部分在所述体部分上方延伸；
形成肖特基接触金属部分，所述肖特基接触金属部分在所述表面上并且与所述表面部分直接接触；以及形成欧姆接触金属部分，所述欧姆接触金属部分在所述表面上并且与所述第一注入区域和所述第二注入区域直接接触；以及通过分别注入具有所述第一导电性类型的掺杂剂，在所述表面部分...
【专利技术属性】
技术研发人员：S，
申请(专利权)人：意法半导体股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。