【技术实现步骤摘要】
本专利技术通常涉及到集成电路(IC)的制造，尤其是，涉及到一种利用共用源极和共用位线来增加阵列单元密度的R-RAM存储器。
技术介绍
存储器阵列的密度受互联线路的分辨能力和晶体管特性所限制。R-RAM存储器阵列通常需要字线、位线、信号源或等效线路，以便读、写和复位特定的晶体管。因此，即使晶体管可以通过高分辨率工艺制造的较小，阵列的尺寸受大量互联线路所限制，其具有的线宽度同样地限制了工艺的分辨率。Liu、Wu和Ignatiev，2000年5月发表在应用物理文集(76卷编号19)中的“磁致电阻性薄膜中电脉冲感应可逆电阻变化的影响”，揭示了他们利用磁致电阻性薄膜(例如在YBCO(YBa2Cu3O7)底板电极上的Pr0.7Ca0.3MnO3)的电脉冲可逆电阻的新发现。所公开的电阻的电脉冲可逆特性在大规模非易失性存储器阵列的制造中有应用。图1是一个具有共用源极线路的R-RAM存储器阵列示意图(已有技术)。注意，图1电路使用了一种具有电脉冲可逆特性的电阻。位相邻的晶体管源极连接到一条共用源极线，以便减小存储单元的面积。共用源极线的使用，与非共用源极(参考文献)线路相比，导...
【技术保护点】
【技术特征摘要】
1.一种共用位线/共用源极线的高密度一个晶体管/一个电阻(1T1R)型R-RAM阵列，其中包括具有栅极、源极和漏极的第二晶体管；具有栅极、源极和漏极的第三晶体管；共用位线；插在第二晶体管漏极与共用位线之间的第二存储电阻；和插在第三晶体管漏极与共用位线之间的第三存储电阻。2.根据权利要求1所述的R-RAM阵列，其特征在于还包括具有栅极、源极和漏极的第四晶体管；和连接到第三和第四晶体管的源极的共用源极线。3.根据权利要求2所述的R-RAM阵列，其特征在于还包括连接到第二、第三和第四晶体管栅极的共用字线。4.根据权利要求3所述的R-RAM阵列，其特征在于其中n是偶数；以及所述R-RAM阵列还包括一行n个连续的具有栅极、源极和漏极的晶体管，其包括第二、第三和第四晶体管，这一行晶体管包括(n-2)个内部晶体管；n个存储电阻，其包括第二和第三存储电阻，每个存储电阻连接到n个晶体管的漏极中的相对应的一个漏极；其中字线连接到n晶体管中的每个晶体管的栅极；((n/2)-1)条共用位线，每条共用位线经过相应的存储电阻起作用地连接到相应的一对邻接的内部晶体管；和(n/2)条共用源极线，每条共用源极线连接到相应的成对邻接的晶体管的源极。5.根据权利要求4所述的R-RAM阵列，其特征在于还包括第一外部的位线(B1)，它经过相应的存储电阻起作用地连接到第一晶体管(n＝1)；和第二外部的位线(Bn)，它经过相对应的存储电阻起作用地连接到第n个晶体管。6.根据权利要求5所述的R-RAM阵列，其特征在于还包括m行n个连续的具有栅极、源极和漏极的晶体管，每行晶体管包括(n-2)个内部晶体管；用于m行中每一行的n个存储电阻，每个存储电阻连接到每行中n个晶体管的漏极中的相对应的一个漏极；m条字线，每条字线连接到相应行中n个晶体管中的每个晶体管的栅极；其中((n/2)-1)条共用位线，每条共用位线经过相应的存储电阻起作用地连接到每一行中的相对应的成对邻接的内部晶体管；以及其中(n/2)条共用源极线，每条共用源极线被连接到每行中相应成对的邻接晶体管的源极。7.根据权利要求6所述的R-RAM阵列，其特征在于第一外部位线经过相应的存储电阻起作用地连接到每行中的第一晶体管；以及其中第二外部位线经过相应存储电阻起作用地连接到每行中的第n个晶体管。8.根据权利要求3所述的R-RAM阵列，其特征在于其中n是奇数；以及所述R-RAM阵列还包括一行n个连续的具有栅极、源极和漏极的晶体管，其包括第二、第三和第四晶体管，这一行晶体管包括(n-1)个内部晶体管；n个存储电阻，其包括第二和第三存储电阻，每个连接到n个晶体管的漏极中的相对应的一个漏极，其中字线连接到n个晶体管中的每一个的栅极；((n-1)/2)条共用位线，每条共用位线经过相应的存储电阻起作用地连接到相应的一对邻接的内部晶体管；和((n-1)/2)条共用源极线，每条共用源极线连接到相应的成对邻接的晶体管的源极。9.根据权利要求8所述的R-RAM阵列，其特征在于还包括第一外部位线(B1)，它经过相应的存储电阻起作用地连接到第一晶体管(n＝1)；和连接到第n个晶体管的源极的第一外部的源极线(Sn)。10.根据权利要求9所述的R-RAM阵列，其特征在于还包括m行n个连续的具有栅极、源极和漏极的晶体管，每行晶体管包括(n-1)个内部晶体管；用于m行中每一行的n个存储电阻，每个存储电阻连接到每行中n个晶体管的漏极中的相对应的一个漏极；m条字线，每条字线连接到相对应行中n个晶体管中的每个晶体管的栅极；其中((n-1)/2)条共用位线，每条共用位线经过相应的存储电阻起作用地连接到每行中相对应的成对邻接的内部晶体管；以及其中((n-1/2)条共用源极线，每条共用源极线连接到每行中相对应的成对邻接的晶体管的源极。11.根据权利要求10所述的R-RAM阵列，其特征在于第一外部位线经过相应的存储电阻起作用地连接到每一行中的第一晶体管；以及其中第一外部源极线连接到每一行中的第n个晶体管的源极。12.根据权利要求1所述的R-RAM阵列，其特征在于第二和第三存储电阻由从庞大的磁致电阻性(CMR)薄膜族，如Pr0.3Ca0.7MnO3(PCMO)、La0.7Ca0.3MnO3(LCMO)，和Y1-xCaxMnO3(YCMO))中选择出的材料，以及高温超导体(HTSC)材料制成。13.一种共用位线/共用源极线的高密度一个晶体管/一个电阻(1T1R)型R-RAM阵列，其中包括第二晶体管，其具有形成在第一层的漏极和源极，以及形成在覆盖层的栅极；第三晶体管，其具有形成在第一层的漏极和源极，以及形成在覆盖层的栅极；一个形成在第一层的绝缘体，其插在第二和第三晶体管的漏极之间，并且形成在覆盖层第一层的第二层中；形成在第二层并且连接到第二晶体管漏极的第二存储电阻；形成在第二层并且连接到第三晶体管漏极的第三存储电阻；和连接到第二和第三存储电阻的共用位线。14.根据权利要求13所述的R-RAM阵列，其特征在于第二存储电阻覆盖第二晶体管的漏极；其中第三存储电阻覆盖第三晶体管的漏极。15.根据权利要求14所述的R-RAM阵列，其特征在于还包括第四晶体管，其具有形成在第一层的漏极和源极，以及形成在覆盖层的栅极；连接到第三和第四晶体管源极的共用源极线。16.根据权利要求15所述的R-RAM阵列，其特征在于所述共用源极线形成在覆盖第三和第四晶体管源极的第二层。17.根据权利要求16所述的R-RAM阵列，其特征在于共用源极线也形成在第三层，覆盖第二层。18.根据权利要求17所述的R-RAM阵列，其特征在于共用源极线是从由铝(Al)、钛(Ti)、硅铝合金(AlSi)和铜(Cu)组成的族中选择的一种金属材料。19.根据权利要求18所述的R-RAM阵列，其特征在于共用位线是从由铝(Al)、钛(Ti)、硅铝合金(AlSi)和铜(Cu)组成的族中选择的一种金属材料。20.根据权利要求19所述的R-RAM阵列，其特征在于共用位线和共用源极线形成在公用层。21.根据权利要求17所述的R-RAM阵列，其特征在于还包括形成在覆盖第一层的一层中并且连接到第二、第三和第四晶体管栅极的共用字线。22.根据权利要求21所述的R-RAM阵列，其特征在于其中n是偶数；和所述R-RAM阵列还包括一行n个连续的具有栅极、源极和漏极的晶体管，其包括第二、第三和第四晶体管，这一行晶体管包括(n-2)个内部晶体管；n个存储电阻，其包括第二和第三存储电阻，每个连接到n个晶体管的漏极中的相对应的一个漏极，其中字线连接到n个晶体管中的每个晶体管的栅极；((n/2)-1)条共用位线，每条共用位线经过相应的存储电阻起作用地连接到相对应的一对邻接的内部晶体管；和(n/2)条共用源极线，每条共用源极线连接到相应的成对的邻接晶体管的源极。23.根据权利要求22所述的R-RAM阵列，其特征在于还包括第一外部的位线(B1)，它经过相应的存储电阻起作用地连接到第一晶体管(n＝1)；和第二外部的位线(Bn)，它经过相应的存储电阻有效的连接到第n个晶体管。24.根据权利要求23所述的R-RAM阵列，其特征在于还包括m行n个连续的具有栅极、源极和漏极的晶体管，每行晶体管包括(n-2)个内部晶体管；用于m行中每一行的n个存储电阻，每个存储电阻连接到每行中n个晶体管的漏极中的相对应的一个漏极；m条字线，每条字线连接到相应行中的n个晶体管中的每个晶体管的栅极；其中((n/2)-1)条共用位线中，每条共用位线经过相应的存储电阻起作用地连接到每一行中相对应的成对的邻接内部晶体管；以及其中(n/2)条共用源极线中，每条被连接到每一行中相对应的成对的邻接晶体管的源极。25.根据权利要求24所述的R-RAM阵列，其特征在于第一外部位线经过相应的存储电阻起作用地连接到每一行中的第一晶体管；以及其中第二外部位线经过相应存储电阻起作用地连接到每一行中的第n个晶体...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。