坚固贯孔结构及方法技术

一种传导线路形成于第一绝缘层，第二绝缘层形成于该传导线路及该第一绝缘层上，该贯孔延伸通过该第二绝缘层以与至少该传导线路的顶部表面接触，该贯孔亦延伸通过该第一绝缘层以与至少该传导线路的至少一侧壁的顶部部分接触，该传导线路侧壁包括向外延伸的钩形区域，以使一部分该贯孔位于该传导线路钩形区域下方，形成锁定区域于接近该传导线路钩形区域的该贯孔内。

【技术实现步骤摘要】

本专利技术具体实施例系主要关于半导体装置，及更特别是关于在多层集成电路的邻近金属化层的传导线路间的贯孔之形成。
技术介绍
在集成电路于半导体技术的发展中，已存在朝向装置规模放大之趋势。放大或缩小尺寸增加电路性能，主要是藉由增加电路速度，及亦增加集成电路的功能复杂性。每芯片装置的数目逐年增加。当集成电路仅包括小数目的装置每芯片时，该装置可容易地在单一位准相互连接，然而，容纳更多装置及增加的电路速度之需求已产生多位准或多层相互连接的使用。在多层相互连接系统中，相互连接线路所需要的区域在二或多层间分享，其增加主动组件部份区域，产生增加的功能芯片密度，实施多层相互连接方法于制造机制增加制造方法的复杂性，典型上，主动组件(如晶体管、二极管、电容器及其它组件)于晶圆加工的下方层被制造，一般称为前段制程(FEOL)，在主动组件于FEOL被加工后，该多层相互连接一般形成于加工时框，其一般称为后段制程(BEOL)。当半导体装置持续缩小时，多层相互连接方法的各种方面被挑战。当最小特征尺寸被减少至低于如约1微米，集成电路的传输延迟变得受限于相互连接线路的大的RC时滞，所以，该工业趋向于使用不同材料及方法以改良多层相互连接进行。在过去，相互连接线路典型上由铝制造，现在存在一种趋势倾向于使用铜于相互连接线路因为其较铝更为传导性的。许多年来，被使用以将传导线路与另一隔离时的绝缘材料为二氧化硅。二氧化硅具介电常数(k)为约4.0或更大，其中介电常数值k系基于一种量度，其中1.0表示真空的介电常数，然而，现在于该工业存在一变化为使用低k介电材料(如具介电常数k为3.6或更小)做为绝缘材料。在用于多层相互连接机制的传导材料及绝缘材料二者的变化为提供挑战及需要在加工技术的变化。铜为所欲的传导线路材料因其具较铝为高的传导性，然而，铜传导材料的RC(电阻/电容)时滞可为问题的，故低k介电材料被使用以降低电容耦合及减少在相互连接线路间的RC时滞。一些被使用的低k绝缘材料包括有机旋涂式材料，其必须被加热以移除液体、或溶剂。与金属如铜相较，这些低k绝缘材料常具高热膨胀系数(CTE)，例如，一些低k介电材料具70p.p.m./度C大小的CTE，相较于铜，其具约11p.p.m./度C的CTE。在制造期间因为制造方法的本质，半导体晶圆常是温度循环的，当装置包括许多层金属化及介电材料时，该低介电常数材料层的溶剂移除加热步骤必须被重复数次(例如每一层必须被熟化)，其可能为问题的。金属传导线路及低k介电绝缘层的热膨胀系数的不相配造成膨胀超过铜传导线路的低k介电绝缘层，此CTE不相配引起热机械应力，导致增加的阻抗，贯孔层离，及电中断与打开，特别是当贯孔接触下方传导线路，造成降低的收率。
技术实现思路
本专利技术具体实施例达到做为贯孔以连接至下方传导线路的技术优点及形成该贯孔的方法，此贯孔提供强度、坚固及稳定电阻于多层半导体装置的金属相互连接层，贯孔有意地自下方传导线路凸出，接近该传导线路顶部边缘的绝缘材料部分被移除，故贯孔接触在顶部边缘该传导线路的侧边部份，此增加表面积使得有大量的表面积提供给贯孔以与该传导线路接触，增加连结强度。在一具体实施例中，该传导线路包括向外延伸的钩形区域，使得当贯孔形成时，锁定区域形成于接近该传导线路钩形区域的贯孔，进一步加强该结构。根据本专利技术较佳具体实施例，制造半导体装置的方法包括提供工件、放置第一绝缘层于该工件上，及以传导线路图案图案化该第一绝缘层。该传导线路图案以传导材料填充以形成在该第一绝缘层内的至少一传导线路，该传导线路包括顶部表面及至少一侧壁。第二绝缘层位于该第一绝缘层及至少一传导线路上方，一部份该第二绝缘层被移除以露出至少一部份该传导线路的顶部表面，一部份该第一绝缘层被移除以露出至少该传导线路的至少一侧壁的顶部部份，其中移除一部份该第二绝缘层及移除一部份该第一绝缘层包括形成一贯孔开孔。该贯孔开孔以传导材料填充以形成贯孔，其中该贯孔与至少一部份该传导线路的顶部表面及与至少该传导线路的至少一侧壁的顶部部份接触。根据本专利技术另一较佳具体实施例，形成半导体装置的贯孔之方法包括提供工件、放置第一绝缘层于该工件上，及形成硬罩幕于该第一绝缘层上。该硬罩幕及该第一绝缘层被图案化，其中该硬罩幕及该第一绝缘层的经图案化部份包括侧壁。第一传导内衬形成于至少该经图案化硬罩幕及第一绝缘层的侧壁，且第一传导材料形成于该第一传导内衬上，其中一部份该第一传导内衬及一部份该第一传导材料包括至少一传导线路。该传导线路包括顶部表面及至少一侧壁，其中该传导线路至少一侧壁包括向外延伸的钩形区域。覆盖层形成于该第一绝缘层及该第一传导内衬，及第二绝缘层位于该覆盖层上方，一部份该第二绝缘层及一部份该覆盖层被移除以露出至少一部份该传导线路的顶部表面，及一部份至少该硬罩幕被移除以露出至少该传导线路的至少一侧壁的顶部部份，其中移除一部份至少该硬罩幕及移除一部份该第一绝缘层包括形成一贯孔开孔。第二传导内衬形成于至少该第二绝缘层上方，且第二传导材料形成于第二传导内衬上，其中一部份该第二传导内衬及在该贯孔开孔内的一部份该第二传导材料形成贯孔，该贯孔与至少一部份该传导线路的顶部表面及与至少该传导线路的至少一侧壁的顶部部份接触，及一部份该贯孔第二传导材料位于传导线路钩形区域下方以形成锁定区域于接近该传导线路钩形区域的贯孔内。根据本专利技术另一较佳具体实施例，一种半导体装置包括一工件、位于该工件上的第一绝缘层，及于该第一绝缘层内形成的至少一传导线路，该传导线路包括顶部表面及至少一侧壁，该传导线路至少一侧壁包括向外延伸的钩形区域。第二绝缘层位于该传导线路及该第一绝缘层上方，及至少一贯孔形成于在该传导线路上方的该第二绝缘层内，其中该贯孔与至少一部份该传导线路的顶部表面及与至少该传导线路的至少一侧壁的顶部部份接触。本专利技术另一较佳具体实施例为一种半导体装置其包括一工件、形成于该工件上的第一绝缘层，及形成于该第一绝缘层上的硬罩幕。一部份该第一绝缘层及一部份该硬罩幕包括侧壁。至少一传导线路形成于该第一绝缘层及该硬罩幕内，该传导线路包括位于至少一部份该第一绝缘层及一部份该硬罩幕的侧壁之内衬。该传导内衬亦包括含位于该内衬上方的铜之填充材料，该传导线路包括顶部表面及至少一侧壁，覆盖层形成于至少该硬罩幕，及由低k介电材料组成的第二绝缘层形成于该覆盖层上方，一贯孔延伸穿过该第二绝缘层及该覆盖层至邻接至少一部份该传导线路的顶部表面而形成，其中该贯孔延伸穿过至少该硬罩幕至邻接至少该传导线路的至少一侧壁的顶部部份。本专利技术具体实施例的优点包括防止于在多层相互连接结构的热膨胀期间，因具不同热膨胀系数的各种材料所引起的层离、破裂及开孔在贯孔及下方传导线路间发生。有意地自下方传导线路凸出贯孔造成增加的表面积以用于传导线路及贯孔连接，改良相互连接结构的强度及坚固性，特别是在温度循环期间。本专利技术的锁定凸出贯孔提供强健的、坚固的结构，其可在晶圆被暴露于高温以熟化低介电常数绝缘材料的许多次期间耐热循环，及在其它加工步骤中亦耐热循环。本专利技术产生改良的收率及在晶圆内垂直相互连接连接点的降低电阻值。前文已列出相当广的本专利技术具体实施例的特性及技术优点以使得下文的本专利技术详细叙述可被更加地了解。本专利技术具体实施例的其它特性及优点可于下文被叙述本文档来自技高网...

【技术保护点】
一种制造半导体装置的方法，其包括：提供一种工件；将第一绝缘层放置于该工件上；以传导线路图案图案化该第一绝缘层；以传导材料填充该传导线路图案以形成至少一传导线路于该第一绝缘层内，该传导线路包括顶部表面及至少一侧 壁；将第二绝缘层置于该第一绝缘层及该至少一传导线路上方；移除一部份该第二绝缘层以露出至少一部份该传导线路的顶部表面；移除一部份该第一绝缘层以露出至少该传导线路的至少一侧壁的顶部部份，其中移除一部份该第二绝缘层及移除一 部份该第一绝缘层包括形成一贯孔开孔；及以传导材料填充该贯孔开孔以形成贯孔，其中该贯孔与至少一部份该传导线路的顶部表面及与至少该传导线路的至少一侧壁的顶部部份接触。

【技术特征摘要】
US 2003-2-11 10/3641901.一种制造半导体装置的方法，其包括提供一种工件；将第一绝缘层放置于该工件上；以传导线路图案图案化该第一绝缘层；以传导材料填充该传导线路图案以形成至少一传导线路于该第一绝缘层内，该传导线路包括顶部表面及至少一侧壁；将第二绝缘层置于该第一绝缘层及该至少一传导线路上方；移除一部份该第二绝缘层以露出至少一部份该传导线路的顶部表面；移除一部份该第一绝缘层以露出至少该传导线路的至少一侧壁的顶部部份，其中移除一部份该第二绝缘层及移除一部份该第一绝缘层包括形成一贯孔开孔；及以传导材料填充该贯孔开孔以形成贯孔，其中该贯孔与至少一部份该传导线路的顶部表面及与至少该传导线路的至少一侧壁的顶部部份接触。2.根据权利要求第1项的方法，其中该传导线路至少一侧壁包括向外延伸的钩形区域，其中以传导材料填充该贯孔开孔包括放置该传导材料于该传导线路钩形区域下方，形成锁定区域于接近该传导线路钩形区域的该贯孔内。3.根据权利要求第1项的方法，其中移除一部份该第一绝缘层及形成贯孔开孔构成单一蚀刻步骤。4.根据权利要求第3项的方法，其中该蚀刻步骤包括反应性离子蚀刻(RIE)。5.根据权利要求第1项的方法，其进一步包括在填充该贯孔开孔前的溅镀蚀刻。6.根据权利要求第5项的方法，其中该溅镀蚀刻包括移除一部份该第一绝缘层。7.根据权利要求第1项的方法，其中移除一部份该第一绝缘层包括移除至少100埃的该第一绝缘层。8.根据权利要求第1项的方法，其中该第一绝缘层包括第一厚度，移除一部份该第一绝缘层包括移除5至15％的该第一绝缘层第一厚度。9.根据权利要求第1项的方法，其中以传导材料填充该贯孔开孔包括以具第一热膨胀系数(CTE)的材料填充该贯孔开孔，其中放置该第二绝缘层包括沉积具第二CTE的材料，该第二CTE为较该第一CTE为高。10.根据权利要求第9项的方法，其中该第一CTE为20p.p.m./度C或更少，其中该第二CTE为50p.p.m./度C或更多。11.根据权利要求第9项的方法，其中该第一绝缘层包括该第二CTE材料。12.根据权利要求第1项的方法，其中形成该第二绝缘层包括沉积具介电常数为3.6或更小的低介电常数材料，其中该传导线路材料包括铜或铝。13.根据权利要求第1项的方法，其中形成至少一传导线路包括以该至少一传导线路的开孔图案化该第一绝缘层，沉积第一传导内衬于该绝缘层上，其中该第一传导内衬排列该开孔，及以第一传导填充材料填充在该第一传导内衬上方的开孔；及其中填充该贯孔开孔包括沉积第二传导内衬于该贯孔开孔，及以第二传导填充材料填充在该第二传导内衬上方的该贯孔开孔。14.根据权利要求第13项的方法，其中该第一传导填充材料或该第二传导填充材料系藉由电镀填充。15.根据权利要求第1项的方法，其中形成贯孔开孔包括暴露该介电体层于不等向性的蚀刻。16.形成半导体装置的贯孔之方法，其包括提供一种工件；将第一绝缘层置于该工件上；形成硬罩幕于该第一绝缘层上；图案化该硬罩幕及该第一绝缘层，其中该硬罩幕及该第一绝缘层的经图案化部份包括侧壁；形成第一传导内衬于至少该经图案化硬罩幕及第一绝缘层的侧壁；形成第一传导材料于该第一传导内衬上，其中一部份该第一传导内衬及一部份该第一传导材料包括至少一传导线路，该传导线路包括顶部表面及至少一侧壁，其中该传导线路之至少一侧壁包括向外延伸的钩形区域；形成覆盖层于该第一绝缘层及该第一传导内衬上；将第二绝缘层置于该覆盖层上方；移除一部份该第二绝缘层及一部份该覆盖层以露出至少一部份该传导线路的顶部表面；移除一部份至少该硬罩幕以露出至少该传导线路的至少一侧壁的项部部份，其中移除一部份至少该硬罩幕及移除一部份该第一绝缘层包括形成一贯孔开孔；形成第二传导内衬于至少该第二绝缘层上；及形成第二传导材料于该第二传导内衬上，其中一部份该第二传导内衬及在该贯孔开孔内的一部份该第二传导材料形成一贯孔，其中该贯孔与至少一部份该传导线路的顶部表面及与至少该传导线路的至少一侧壁的顶部部份接触，及其中一部份该贯孔第二传导材料被置于该传导线路钩...

【专利技术属性】
技术研发人员：A考利，E卡塔利奥格鲁，M斯特特，
申请(专利权)人：因芬尼昂技术股份公司，
类型：发明
国别省市：DE[德国]