【技术实现步骤摘要】
本专利技术涉及半导体器件，更明确地，涉及可以用于防止静电击穿的输入/输出保护电路的。
技术介绍
通常，为了避免半导体器件的静电击穿，对半导体器件的每个输入/输出终端提供一个利用二极管的保护电路。在图8显示的是常规保护电路的一个实例。此保护电路有一个并联到晶体管的门电极G上的二极管D，所述门电极G连接到输入终端。将二极管D的击穿电压设置为低于门的损坏电压，以便将从输入终端来的破坏电流流到二极管D而不到门电极G，用于门电极G的保护。在图9显示的是由众所周知的平面技术制备的常规二极管的击穿电流通路6。在此图中，击穿电流停留在弯曲部分5中(虚圆内的区域)，目前这是p-n连接处。上述的现象是由在p-n弯曲部分5处的场强较高这个事实所引起的，以便p-n弯曲部分5在击穿电压方面低于底部的部分区域7。在此二极管中，即虚圆内的很小区域的击穿电流流动的地方，增大击穿电流，必须增大保护电路自身的面积，从而增大芯片的面积。最近，随着半导体器件制造技术的进步，缩小芯片的面积取得了进步，并且保护电路在半导体器件(芯片区域)总面积中所占比例日益增加。此外，由于通常给每个输入/输出终端都提供...
【技术保护点】
【技术特征摘要】
1.一种半导体器件，其包括第一导电性的半导体基片；在邻近半导体基片的内表面形成的第一电极形成区和第二电极形成区，其中第一电极形成区和第二电极形成区通过元件隔离区而互相隔离，上面的第一类型杂质层和下面的第一类型杂质层是在第一电极形成区和第二电极形成区之一中形成的，下面的第一类型杂质层具有不同于上面的第一类型杂质层的第一类型杂质浓度，并形成在上面的第一类型杂质层的下面，第二类型杂质层和第一类型杂质层形成在另一个电极形成区，并且第一类型杂质层形成在具有第二类型杂质的第二类型杂质层的部分区域的下面。2.根据权利要求1所述的半导体器件，其中将在其中一个电极形成区形成的上面的第一类型杂质层在第一类型杂质浓度方面设置高于在其下面形成的下面的第一类型杂质层的浓度。3.一种半导体器件，其包括P型导电性的半导体基片；在邻近半导体基片的内表面形成的阳极形成区和阴极形成区，其中阳极形成区和阴极形成区通过元件隔离区互相隔离，在阳极形成区，第一P型扩散层和第二P型扩散层以渐增接近基片内表面的顺序在基片内形成，第一P型扩散层在P型杂质浓度方面高于第二P型扩散层；在阴极形成区，第一N型扩散层和第三P型扩散层以渐增接近基片内表面的顺序在基片内形成，和第三P型扩散层在除元件隔离区的周围地区以外的阴极形成区内局部地形成。4.根据权利要求3所述的半导体器件，其中第一P型扩散层形成在从...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。