具有多方位的绝缘层上覆硅芯片及其制作方法技术

本发明专利技术揭示一种具有多方位的绝缘层上覆硅芯片。在单一绝缘层上覆硅芯片上形成有多种不同方位的孤立硅层，并且将Ｐ型晶体管设置于表面方位为（１１０）的孤立硅层上方，将Ｎ型晶体管设置于表面方位为（１００）的孤立硅层上方。如此一来，Ｐ型晶体管会具有良好的电洞迁移率，Ｎ型晶体管会具有良好的电子迁移率。本发明专利技术更揭示该具有多方位的绝缘层上覆硅芯片的制造方法。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是有关于一种绝缘层上覆硅的芯片，且特别是有关于一种表面具有多种不同方位孤立硅层的绝缘层上覆硅芯片及其制法。
技术介绍
互补式金属氧化物半导体(complementary metal-oxide-semiconductor；CMOS)是目前超大集成电路(ultra-large scale integrated)的主流。而传统上，互补式金属氧化物半导体(CMOS)是以晶体结构为(100)的硅材质作为基底，换句话说，CMOS常用的该硅基底的垂直其表面的方向为[100]。因此，习知平面金氧半场效晶体管(metal-oxide-semiconductorfield-effect transistors；MOSFETs)是形成于(100)硅表面，并且在硅基底的(100)平面上形成有栅极介电层，以硅基底的(100)平面做为沟道。由于(100)硅具有以下几个优点，所以适合用来做为半导体基底。第一，相较于其它结晶面，例如(110)和(111)平面，(100)平面具有较低的表面状态密度(surface state density)。第二，(100)平面具有较高的表面电子迁移率(surfac本文档来自技高网...

【技术保护点】
一种具有多方位的绝缘层上覆硅芯片，包括：一硅基底；一绝缘层，设置于上述硅基底表面；一孤立第一硅层，设置于上述绝缘层的部分表面，其中上述孤立第一硅层的表面具有一第一方位；以及一孤立第二硅层，设置于上述绝缘层的部 分表面，其中上述孤立第二硅层的表面具有一第二方位。

【技术特征摘要】
US 2003-4-4 10/408,0811.一种具有多方位的绝缘层上覆硅芯片，包括一硅基底；一绝缘层，设置于上述硅基底表面；一孤立第一硅层，设置于上述绝缘层的部分表面，其中上述孤立第一硅层的表面具有一第一方位；以及一孤立第二硅层，设置于上述绝缘层的部分表面，其中上述孤立第二硅层的表面具有一第二方位。2.根据权利要求1所述的具有多方位的绝缘层上覆硅芯片，其中更包括一第一型晶体管，设置于上述孤立第一硅层表面；以及一第二型晶体管，设置于上述孤立第二硅层表面。3.根据权利要求2所述的具有多方位的绝缘层上覆硅芯片，其中上述第一方位是(110)，且上述第一型晶体管是P型沟道晶体管；上述第二方位是(100)，且上述第二型晶体管是N型沟道晶体管。4.根据权利要求2所述的具有多方位的绝缘层上覆硅芯片，其中上述第一方位是(023)，且上述第一型晶体管是P型沟道晶体管；上述第二方位是(100)，且第二型晶体管是N型沟道晶体管。5.根据权利要求1所述的具有多方位的绝缘层上覆硅芯片，其中上述孤立第一硅层与上述孤立第二硅层是由多层不同方位的堆栈层所构成。6.根据权利要求7所述的具有多方位的绝缘层上覆硅芯片，其中上述孤立第一硅层的堆栈层包括一(100)层；以及一(110)层，设置于上述(100)层表面。7.根据权利要求8所述的具有多方位的绝缘层上覆硅芯片，其中上述(110)层的厚度为10-500。8.根据权利要求1所述的具有多方位的绝缘层上覆硅芯片，其中上述孤立第一硅层的厚度为10-1000。9.根据权利要求1所述的具有多方位的绝缘层上覆硅芯片，其中上述孤立第二硅层的厚度分别为10-1000。10.根据权利要求1所述的具有多方位的绝缘层上覆硅芯片，其中上述孤立第一硅层与上述孤立第二硅层分别具有不相同的厚度。11.根据权利要求1所述的具有多方位的绝缘层上覆硅芯片，其中上述孤立第一硅层与上述孤立第二硅层具有钝化或圆化的角落。12.根据权利要求1所述的具有多方位的绝缘层上覆硅芯片，其中上述绝缘层包括一介电材质。13.根据权利要求1所述的具有多方位的绝缘层上覆硅芯片，其中上述绝缘层是结晶性材质。14.根据权利要求1所述的具有多方位的绝缘层上覆硅芯片，其中上述绝缘层至少包括一结晶层，设置于上述绝缘层与上述孤立第一硅层或上述孤立第二硅层之间的界面处。15.根据权利要求1所述的具有多方位的绝缘层上覆硅芯片，其中上述绝缘层包括氧化硅或氧化铝。16.一种具有多方位的绝缘层上覆硅芯片的制作方法，包括提供堆栈的一硅基底与一绝缘层；形成一第一硅层于上述绝缘层的部分表面，其中上述第一硅层表面具有一第一方位；以及形成一第二硅层于上述绝缘层的部分表面，其中上述第二硅层表面具有一第二方位。17.根据权利要求16所述的具有多方位的绝缘层上覆硅芯片的制作方法，其中更包括形成一第一型晶体管于上述第一硅层表面；以及形成一第二型晶体管于上述第二硅层表面。18.根据权利要求17所述的具有多方位的绝缘层上覆硅芯片的制作方法，其中上述第一方位是(110)，则上述第一型晶体管是P型晶体管；上述第二方位是(100)，则上述第二型晶体管是N型晶体管。19.一种具有多方位的绝缘层上覆硅芯片，包括一硅基底；一绝缘层，设置于上述硅基底表面；一孤立第一硅层，设置于上述绝缘层的部分表面，其中上述孤立第一硅层具有(110)表面；以及一孤立第二硅层，设置于上述绝缘层的部分表面，其中上述第二硅层具有(100)表面。20.根据权利要求19所述的具有多方位的绝缘层上覆硅芯片的制作方法，其中更包括形成一第一型晶体管于上述孤立第一硅层表面；以及形成一第二型晶体管于上述孤立第二硅层表面。21.根据权利要求20所述的具有多方位的绝缘层上覆硅芯片的制作方法，其中上述第一型晶体管是P型晶体管；上述第二型晶体管是N型晶体管。22.一种具有多方位的绝缘层上覆硅芯片...

【专利技术属性】
技术研发人员：杨育佳，杨富量，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]