微影对准设计及CMP加工波纹表面覆盖量测记号制造技术

一种制造半导体装置的方法，其具有一对准记号，该方法系包含形成一第一介电层，其中具有预先决定尺寸的一沟槽被蚀刻进入该介电层内并且沉积一第一金属层进入该沟槽内；形成一第二介电层在第一介电层之上方且在第一金属层之上方；同时蚀刻多数线与一开口进入第二介电层内，至少一线被用来当作延伸至第一金属层的一通孔；填充该等线与开口，控制该填充步骤以填满该线与未填满开口；进行电镀金属的化学机械研磨；以及沉积一非透明堆栈层在该金属上藉以使该非透明堆栈层符合未填满的开口表面，产生在非透明堆栈层上的对准记号以对准后续的层。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本案是有关一般的半导体组件的微影程序，特别是，一种微影对准结构与在一种牵涉非透明层半导体制程中产生上述结构的方法。
技术介绍
半导体装置在其大小上越来越小并且需要可生产此等装置的制造程序。对准技术在制造程序中执行，以确保在半导体装置内不同层的正确对准。典型地，对准记号被用在多数层中以帮助对准不同的特征。磁阻随机存取内存(MRAM)装置一般的处理是利用在被形成磁性金属堆栈上的结构，磁性堆栈是由许多不同金属层与总厚度为几十个奈米的一介电薄层，此磁性装置系被建构在嵌入在内层介电层(ILD)材料中的铜质信道(copper channel)顶部。因为此堆栈，对光而言是无法通透的，在此层进行微影需要表面型态特征以对准与覆盖量测记号在该层上，一般此位于下面的层具有一化学机械研磨(chemicalmechanical polish，CMP)处理，形成此对准记号通常系藉由额外的微影与反应性离子蚀刻(reactive ion etch，RIE)步骤，在看的见铜与介电图样的该化学机械研磨(CMP)完成的表面产生记号而完成。然而，附加的反应性离子蚀刻(RIE)与随后的清洁步骤会提高费用与增加在化学机械研磨(CMP)处理层上产生粒子的机会。专利技术概述藉由本案的揭露，通常可解决或是防止此等与其它的问题发生并且具有技术上的优点。在本案一较佳实施例之结构中，用来对准的结构包含一第一金属层，此第一金属层具有一位于此结构顶部下方且与顶部的距离为x的一顶部表面，以及一第二金属层，系由此结构的顶部往下延伸一距离y，其中距离y系小于距离x，一通孔(via)则被用来连接第一金属层与第二金属层。为了对准的目的，亦包含由该结构的顶部延伸至少一x深度的一个对准记号。一非透明堆栈层被沉积在此结构的顶部，随着堆栈层符合对准记号的形状，藉以使该对准记号看得见而可辨识。用来产生具有且使用对准记号的半导体装置的一种较佳的方法包含形成一第一介电层、蚀刻具有预先决定尺寸的一沟槽(trench)至介电层内以及沉积一第一金属层至该沟槽。在第一介电层上与在第一金属层上形成一第二介电层且信道(channels)被蚀刻至第二介电层，而至少一个信道被用来当作一通孔延伸至该第一金属层。在信道被蚀刻至第二介电层的同时，一开口亦被蚀刻，以至于此开口延伸穿过第二介电层，藉以使此开口的底部表面与第一金属层的顶部表面共面，此等信道与开口会填满金属且第二介电层表面的剩余部分则被镀以金属，此充填步骤被控制来填满信道与未填满的该开口。金属板的化学机械研磨提供了一个平的表面，其上可用来沉积一层(layers)的非透明堆栈。在层的非透明堆栈之沉积期间，层的非透明堆栈符合在充填的开口下的表面，结果产生在层的非透明堆栈上的一对准记号。本案的一个较佳实施例的优点是，其并不需要会是昂贵的与增加在化学机械研磨(CMP)处理层上产生粒子的机会之额外的反应性离子蚀刻(RIE)与随后的清洁步骤。本案较佳实施例的另一个优点是，在非透明层上微影的对准是直接在下面的金属层进行，此可降低引入中间对准记号的覆盖不精确性，此中间对准记号是对准金属，然后被用来做为在非透明层顶部微影的对准参考。本案较佳实施例的另一个优点是，对准记号不会除去在该结构上额外的空间，典型地，额外的微影与蚀刻步骤将需要产生一组新的对准记号，因而需要在芯片上额外的空间。本案较佳实施例的另一个优点是，其减少金属暴露在额外的反应性离子蚀刻(RIE)步骤时被氧化的机会。以上所述对本案的特征与技术上的优点概括的描述，将可由以下本案的详细说明而得到充分了解，接下来将对本案另外的特征与优点进一步说明，此特征与优点则形成本案专利申请范围之标的。熟习此技艺之人士应可了解，本案所揭露的概念与具体的实施例可容易地被当成一个根据而可加以修饰或设计其它的结构或制程，以实行与本案相同的目的。熟习此技艺之人士亦应了解此类相等的建构，得由熟悉此技艺之人任施匠思而为诸般修饰，然皆不脱如附申请范围所欲保护者。图标简单说明本案以上所述的特征将可由以下的实施例说明与参考图标之特征而得到充分了解。第一图A与第一图B显示根据本案结构的一较佳实施例；第二图A至K显示根据本案方法的一较佳实施例；第三图A与第三图B显示根据本案方法的另一较佳实施例；以及第四图显示根据本案方法的另一较佳实施例，在处理过程的俯视图。在不同的图标中，对应的数字与符号系与对应的部分相关联，除非用别的方式来表示，所绘制的图标是用来清楚的说明本案较佳实施例有关的观点且并非必须按比例来绘制。较佳实施例说明以下将详细讨论本案较佳实施例的制造与利用。然而，应可领会本案提供了许多可资应用的创造性内容，其可广泛的应用本案而被具体化，但并非用以限制本案的范围。例如，本案提供在制程期间，一半导体装置的不同的层中有助于对准特征的一个对准记号的制造方法。本案较佳实施例中容许先前层的对准记号不用另外的制程步骤而直接的进入磁性堆栈层中，虽然本案将在磁阻随机存取内存(MRAM)的背景与金属-绝缘体-金属电容器(metal-insulator-metal capacitor，MIMCAP)应用中来讨论，但本案亦可在利用在其它应用方面。第一图A系显示本案较佳实施例的结构10，结构10包含一基质11与在基质11中形成的一第一金属层12，第一金属层12具有一顶部表面14且在结构10顶部13以下距离为x处。一第二金属层16也在基质11中形成，由基质10顶部往下延伸以距离y，其中距离y小于距离x，通孔(vias)18被形成以连接第一金属层12与第二金属层16。第一金属层12与第二金属层16可由铜、钨、铝或者是其某些组合。在结构10中不同层的对准是非常重要的，可确保在层与层间对准的型式特征以形成一可操作的半导体装置。因此，一非透明磁性堆栈层22包含一由结构10的顶部13延伸至一个深度至少为x的对准记号20，而对准记号20的宽度是由微影中使用的特定步进机(stepper)或是扫描仪来决定，但是该对准记号20一般将至少有对准记号20深度的2倍深度，此适当地容许对准记号20在以下所述之制程期间未完全充满的填充。非透明磁性堆栈层22设置在对准记号20、第二金属层16、通孔18与基质11表面21的暴露部分的上方，非透明磁性堆栈层22符合于对准记号20的形状，由此可清楚的辨识对准记号20。熟习此技艺之人士应可了解所显示的结构10是在加工完成的产品中的一个中间步骤。第一图B显示本案较佳实施例的对准记号19之平面图，此记号包含两组平行的信道形成一光衍射光栅(light diffractinggrating)，光栅可以具有周期为8μm，例如。对准记号19可被用来将随后的层对准第二金属层16与通孔18以形成在结构10中之特征的适当连接。光栅记号通常具有两组互相垂直的信道，这些记号的类型，因为其具有固定的周期且对于因过程不稳定所引起线宽的变化并不敏感，通常被用来做为微细的对准记号。因此，不管信道的真正宽度为何，其总是被用来作为对准的参考。另一方面，其它的结构类型，特别是盒对盒(box-to-box)结构，在此等图样被暴露后，通常被用来检查对准的准确性。第二图A至K系显示本案方法的较佳实施例。第二图A显示制程开始于一半导体基层(未显示)顶上形成第一介电层26之处，第一介电层本文档来自技高网...

【技术保护点】
一种制造半导体装置的方法，其具有并使用一对准记号，该方法系包含：形成一第一介电层；蚀刻具有预先决定尺寸的一沟槽进入该介电层内；沉积一第一金属层进入该沟槽内；形成一第二介电层在该第一介电层之上方且在该第一金属层 之上方；同时蚀刻一信道与一开口进入该第二介电层内，至少一信道被用来当作延伸至第一金属层的一通孔且该开口系穿越该第二介电层而延伸，藉以使该开口的一底部表面与该第一金属层的一顶部表面共面；以一金属填充该信道与该开口，并在该第二介 电层表面剩余的部分电镀一金属，控制该填充步骤以填满该信道与未填满该开口；进行化学机械研磨该金属；以及沉积一非透明堆栈层在该金属与该第二介电层的该表面的该剩余部分上，藉以使该非透明堆栈层符合未填满的该开口的该表面，产生在该非透 明堆栈层上的该对准记号。

【技术特征摘要】
US 2001-1-24 60/263,968;US 2001-5-14 09/854,7601.一种制造半导体装置的方法，其具有并使用一对准记号，该方法系包含形成一第一介电层；蚀刻具有预先决定尺寸的一沟槽进入该介电层内；沉积一第一金属层进入该沟槽内；形成一第二介电层在该第一介电层之上方且在该第一金属层之上方；同时蚀刻一信道与一开口进入该第二介电层内，至少一信道被用来当作延伸至第一金属层的一通孔且该开口系穿越该第二介电层而延伸，藉以使该开口的一底部表面与该第一金属层的一顶部表面共面；以一金属填充该信道与该开口，并在该第二介电层表面剩余的部分电镀一金属，控制该填充步骤以填满该信道与未填满该开口；进行化学机械研磨该金属；以及沉积一非透明堆栈层在该金属与该第二介电层的该表面的该剩余部分上，藉以使该非透明堆栈层符合未填满的该开口的该表面，产生在该非透明堆栈层上的该对准记号。2.如申请专利范围第1项所述之方法，其中该半导体装置系为一磁阻随机存取内存。3.如申请专利范围第1项所述之方法，其中该半导体装置系为金属-绝缘体-金属电容器(Metal-Insulator-Metal capacitor)。4.如申请专利范围第1项所述之方法，其中该第一与该第二介电层的形成系藉由一化学气相沉积来完成。5.如申请专利范围第4项所述之方法，其中该化学气相沉积系为一电浆强化化学气相沉积(PECVD)。6.如申请专利范围第1项所述之方法，其中该沟槽、该信道与该开口的该蚀刻系藉由一反应性离子蚀刻(RIE)来完成。7.如申请专利范围第1项所述之方法，其中该第一与该第二介电层系由一低介电常数材料所构成。8.如申请专利范围第7项所述之方法，其中该低介电常数材料系选自包含丝、掺氟氧化物与二氧化硅所组成的一群组。9.如申请专利范围第1项所述之方法，其中用以填充与电镀的该金属系由一铜所组成。10.如申请专利范围第1项所述之方法，其中该填充的步骤系包含(1)沉...

【专利技术属性】
技术研发人员：宁岚，
申请(专利权)人：因芬尼昂技术股份公司，
类型：发明
国别省市：DE[德国]