像素电路以及半导体器件制造技术

本公开涉及像素电路以及半导体器件。一种像素电路，其特征在于，包括：包括导电元件的互连结构；绝缘层，在互连结构的表面上并且与表面接触，导电元件与表面共面；开口，穿过绝缘层到达导电元件；侧壁，延伸远离导电元件；电极，在导电元件上并且与导电元件接触、在侧壁上以及在绝缘层的表面上；以及膜，在电极上、在开口中以及在绝缘层的表面上，膜被配置为当在像素电路的工作波长处的射线到达像素电路时，将光子转换成电子

【技术实现步骤摘要】
像素电路以及半导体器件


[0001]本公开总体上涉及光传感器，例如图像传感器，并且更具体地涉及光传感器的像素电路。

技术介绍

[0002]已知光传感器包括由CMOS(互补金属氧化物半导体)技术制成的集成电路，置于集成电路上的互连结构以及置于该互连结构上的感光膜。感光膜是布置在集成电路(ABove集成电路)上方的堆叠的部分，即ABIC类型的堆叠。该膜被配置为以传感器的工作波长实现入射光子到电子
‑
空穴对的转换。在这种传感器中，传感器的每个像素电路通常包括感光膜的一部分。

技术实现思路

[0003]本公开的目的是提供像素电路和半导体器件，以至少部分地解决现有技术中的上述问题。
[0004]本公开的一方面提供了一种像素电路，包括：包括导电元件的互连结构；绝缘层，在互连结构的表面上并且与表面接触，导电元件与表面共面；开口，穿过绝缘层到达导电元件；侧壁，延伸远离导电元件；电极，在导电元件上并且与导电元件接触、在侧壁上以及在绝缘层的表面上；以及膜，在电极上、在开口中以及在绝缘层的表面上，膜被配置为当在像素电路的工作波长处的射线到达像素电路时，将光子转换成电子
‑
空穴对。
[0005]根据一个或多个实施例，其中，互连结构包括半导体衬底，电极完全覆盖在开口的底部中的导电元件，以及膜包括胶体量子点。
[0006]本公开的另一方面提供了一种半导体器件，包括：衬底；互连结构，在衬底上，互连结构包括：第一绝缘层，具有第一表面；导电元件，具有第二表面，第二表面与第一绝缘层的第一表面共面；第二绝缘层，在互连结构上，第二绝缘层具有第三表面；开口，穿过第二绝缘层到达导电元件；第二绝缘层的侧壁与导电元件对齐，并且延伸远离导电元件；第一电极，在第二绝缘层的第三表面上、在侧壁上以及在开口中的导电元件上；以及感光膜，在第一电极上、在开口中以及在第二绝缘层的第三表面上。
[0007]根据一个或多个实施例，其中，导电元件在第一方向上具有第一尺寸，开口在第一方向上具有第二尺寸，第二尺寸小于第一尺寸，以及第一电极在第一方向上包括第三尺寸，第三尺寸大于第一尺寸。
[0008]根据一个或多个实施例，其中，第一电极在与第一方向横切的第二方向上包括第四尺寸，开口在第二方向上包括第五尺寸，第五尺寸比第四尺寸大至少十倍，以及膜包括第六尺寸，第六尺寸比第五尺寸大至少两倍。
[0009]根据一个或多个实施例，半导体器件进一步包括在膜上的第二电极，第一电极包括第一端和第二端，第一端与第二绝缘层的第三表面交叠，并且第二端与第二绝缘层的第三表面交叠，第一端以及第二端比导电层的端部距侧壁更远。
[0010]根据一个或多个实施例，其中，衬底包括半导体层，并且多个CMOS组件被形成在半导体层中并且与半导体层相邻，以及互连结构被电耦合至CMOS组件。
[0011]利用本公开的实施例，膜分层或破裂的风险为零或几乎为零。
附图说明
[0012]在以下针对特定实施例的描述中，通过示例而非限制的方式，参考附图更详细地描述了上面提到的特征和优势以及其他的特征和优势，其中：
[0013]图1以局部示意性截面示出光传感器的像素电路的一个示例；
[0014]图2通过示意性截面图图示用于制造图像传感器的像素电路的方法的实施例的一个步骤；
[0015]图3通过示意性截面图图示用于制造像素电路的方法的另一步骤；
[0016]图4通过示意性截面图图示用于制造像素电路的方法的又一步骤；和
[0017]图5通过示意性截面图图示用于制造像素电路的方法的又一步骤。
具体实施方式
[0018]在各个附图中，相似的特征已经由相似的附图标记表示。特别地，在各个实施例之间共有的结构和/或功能特征可以具有相同的附图标记并且可以布置相同的结构、尺寸和材料特性。
[0019]为了清楚起见，仅详细图示和描述对于理解本文描述的实施例有用的操作和元件。特别地，没有详细描述光传感器的常规CMOS集成电路，特别是用于读取像素电路的CMOS集成电路，所描述的实施例，实现方式的模式和变型与光传感器的常规CMOS集成电路兼容。
[0020]除非另有说明，否则当提及连接在一起的两个元件时，表示没有除了导体之外的任何中间元件的直接连接；而当提及耦合在一起的两个元件时，则表示这两个元件可以被连接或者它们可以经由一个或多个其他元件被耦合。
[0021]在本公开的其余部分中，光传感器的工作波长或光传感器的像素电路的工作波长是指由传感器或像素电路所接收到的光线或电磁射线的波长，针对该波长，传感器或像素电路实现将接收到的光子转换成电子
‑
空穴对。光传感器或这种传感器的像素电路可以具有多个工作波长，例如处于工作波长的范围内。
[0022]在以下公开中，除非另有指示，否则当提及绝对位置限定词时，例如术语“前”，“后”，“顶部”，“底部”，“左”，“右”等，或提及相对位置限定词，例如术语“上方”，“下方”，“较高”，“较低”等，或提及方位的限定词，例如“水平”，“竖直”等，关于图中所示的方位进行的参考。
[0023]除非另有说明，否则表述“约”，“大约”，“基本上”和“在
…
的量级”表示在10％以内，以及优选在5％以内。
[0024]图1以局部示意性截面示出光传感器的像素电路1的一个示例，要理解的是，在实践中，传感器可以具有若干个相同的像素电路1，例如数百或数千个像素电路1。
[0025]传感器包括半导体层100，例如半导体衬底或绝缘体上半导体(SOI)结构的层。层100例如是硅层。
[0026]在层100中和/或在层100上形成由CMOS技术制成的各种组件。换句话说，由层100
形成各种CMOS组件。在图1中，仅示出了这些组件中的一个组件，在该示例中为晶体管T，在图1中仅示出了栅极电极G(也称为栅堆叠或栅极)。
[0027]使用传感器的CMOS技术，层100和形成在该层100中和/或形成在该层100上的CMOS组件形成了集成电路，或CMOS集成电路。作为示例，CMOS集成电路包括用于读取传感器的像素电路的电路。
[0028]传感器包括互连结构102。互连结构102覆盖传感器的CMOS集成电路，或者换句话说，覆盖层100和形成在该层100中和/或形成在该层100上的CMOS组件。互连结构102的顶面或表面110是平面。
[0029]互连结构102包括嵌入在电绝缘层中的导电层部分104，例如金属层部分。换句话说，这些导电层部分104通过这些绝缘层彼此分开。在图1中，互连结构102的绝缘层由单个绝缘层106示出。
[0030]互连结构102包括导电通孔108，例如金属通孔，其将导电层部分104彼此电连接和/或将导电层部分104电连接到传感器的集成电路的CMOS组件。
[0031]导电通孔108和导电层部分104构成互连结构102的导电元件。
[0032]除了互连结构1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素电路，其特征在于，包括：包括导电元件的互连结构；绝缘层，在所述互连结构的表面上并且与所述表面接触，所述导电元件与所述表面共面；开口，穿过所述绝缘层到达所述导电元件；侧壁，延伸远离所述导电元件；电极，在所述导电元件上并且与所述导电元件接触、在所述侧壁上以及在所述绝缘层的表面上；以及膜，在所述电极上、在所述开口中以及在所述绝缘层的所述表面上，所述膜被配置为当在所述像素电路的工作波长处的射线到达所述像素电路时，将光子转换成电子
‑
空穴对。2.根据权利要求1所述的像素电路，其特征在于，所述互连结构包括半导体衬底，所述电极完全覆盖在所述开口的底部中的所述导电元件，以及所述膜包括胶体量子点。3.一种半导体器件，其特征在于，包括：衬底；互连结构，在所述衬底上，所述互连结构包括：第一绝缘层，具有第一表面；导电元件，具有第二表面，所述第二表面与所述第一绝缘层的所述第一表面共面；第二绝缘层，在所述互连结构上，所述第二绝缘层具有第三表面；开口，穿过所述第二绝缘层到达所述导电元件；所述第二绝缘层的侧壁与所述导电元件对齐，并且延伸远离所述导电元件；第一电极，在所述第二绝缘层的所述第三表面上、在所述侧壁上以及在所述...

【专利技术属性】
技术研发人员：T，
申请(专利权)人：意法半导体克洛尔二公司，
类型：新型
国别省市：