有DP阱的BiMOS数模混合集成电路及其制造方法技术

一种有ＤＰ阱的ＢｉＭＯＳ数模混合集成电路的制造方法，在用ＣＭＯＳ工艺在Ｐ型衬底上制作Ｎ阱和Ｐ阱后在Ｎ阱中使用光罩定义ＤＰ阱的区域，将非ＤＰ阱的区域使用光刻胶覆盖，在ＤＰ阱的区域进行离子注入制作ＤＰ阱，以后的步骤与的双层多晶硅双层金属ＣＭＯＳ制造工艺基本相同。一种用上述制造方法制造的有ＤＰ阱的ＢｉＭＯＳ数模混合集成电路，包括ＣＭＯＳ集成电路的结构，还包括Ｎ阱中扩散形成的ＤＰ阱，可形成ＮＭＯＳ管的基极和ＮＰＮ型Ｂｉｐｏｌａｒ管。采用上述技术方案，能在一块芯片上结合ＣＭＯＳ器件和Ｂｉｐｏｌａｒ器件，同时仅增加了少量步骤与成本，达到了以尽可能小的代价获取高性能的ＢｉＣＭＯＳ芯片的目的。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及BiMOS数摸混合集成电路制造领域，由其涉及一种。
技术介绍
目前集成电路中主要使用的是CMOS器件和Bipolar器件，这两种器件有各自的优点和局限性，CMOS器件有器件功耗低、集成度高和抗干扰能力强的优点，但也有器件工作速度低、驱动能力差的缺点。Bipolar器件器件速度快、驱动能力强、模拟精度高的优点，但也有器件功耗高，集成度低的缺点。由上所述，可看到CMOS和Bipolar器件的优缺点正好互补，于是，一种把CMOS和Bipolar两种半导体器件同时制作在同一芯片上的工艺——BiCMOS因此发展，以满足业界往高速、高集成度、高性能的LSI和VLSI的发展要求。BiCMOS工艺的基本要求是要将两种器件组合到同一芯片上，将整个电路中需要“高速度”和“电流驱动”部分，以Bipolar来处理，如电路的输入/输出部分(I/O)；而将电路中“高集成”“低功耗”区域，如阵列，以CMOS来制作，由此得到的芯片具有良好的综合性能，但制造Bi-CMOS需在原来CMOS为设计主体的电路中加入Bipolar器件，现有的Bi-CMOS工艺将比单纯的CMOS工艺复杂，而且成本也会提高。专本文档来自技高网...

【技术保护点】
一种有ＤＰ阱的ＢｉＭＯＳ数模混合集成电路的制造方法，包括以下步骤：ａ．用ＣＭＯＳ工艺在Ｐ型衬底上制作Ｎ阱和Ｐ阱；ｂ．使用光罩定义ＤＰ阱的区域，将非ＤＰ阱的区域使用光刻胶覆盖，在ＤＰ阱的区域进行离子注入制作ＤＰ阱；ｃ． 用ＣＭＯＳ工艺制作有源区；ｄ．铺设多晶硅，包括两层多晶硅，第一层的多晶硅作为ＭＯＳ管的栅极以及多晶硅电阻和多晶硅电容的下电极，第二层的多晶硅作为多晶硅电阻和多晶硅电容的上电极；ｅ．注入Ｎ离子，制作ＤＤＤ结构，形成ＮＭＯＳ管的 源极、漏极以及Ｂｉｐｏｌａｒ管的发射极和集电极；ｆ．注入Ｐ离子，形成ＰＭＯＳ管的...

【技术特征摘要】
1.一种有DP阱的BiMOS数模混合集成电路的制造方法，包括以下步骤a.用CMOS工艺在P型衬底上制作N阱和P阱；b.使用光罩定义DP阱的区域，将非DP阱的区域使用光刻胶覆盖，在DP阱的区域进行离子注入制作DP阱；c.用CMOS工艺制作有源区；d.铺设多晶硅，包括两层多晶硅，第一层的多晶硅作为MOS管的栅极以及多晶硅电阻和多晶硅电容的下电极，第二层的多晶硅作为多晶硅电阻和多晶硅电容的上电极；e.注入N离子，制作DDD结构，形成NMOS管的源极、漏极以及Bipolar管的发射极和集电极；f.注入P离子，形成PMOS管的源极、漏极以及NPN型Bipolar管的基极；使用CMOS工艺铺设BPSG并制作器件于金属层相连的CONTACT；g.铺设第一金属层、介质层，制作两层金属层相连的VIA并铺设第二金属层；h.用COMS工艺铺设钝化层，之后进行合金化并进行PCM测试，接下来封装，制作完毕。2.如权利要求1所述的有DP阱的BiMOS数模混合集成电路及其制造方法，其特征在于，所述步骤b制作DP阱时注入的离子为硼(B11+)离子，浓度为2.5E13cm-2，能量为150keV，DP阱是在N阱中扩散形成的。3.如权利要求1所述的有DP阱的BiMOS数模混合集成电路及其制造方法，其特征在于，所述步骤e注入N离子，制作DDD结构中，N+DDD层注入的离子为磷(P3...

【专利技术属性】
技术研发人员：乔琼华，肖明，
申请(专利权)人：上海先进半导体制造有限公司，
类型：发明
国别省市：31[中国|上海]