用于包覆栅金属氧化物半导体场效应晶体管的方法技术

本发明专利技术涉及一种包覆栅晶体管，其包括具有上表面和彼此相对的第一和第二侧表面的衬底。在衬底中形成源和漏区（２８），其间具有沟道区。沟道区从衬底的第一侧表面延伸到第二侧表面。在衬底上形成栅介电层（４０）。在栅介电层（４０）上形成栅电极（４２）以自上表面和第一和第二侧表面覆盖沟道区，其间具有栅介质（４０）。衬底是在ＳＯＩ（绝缘体上硅）衬底或任一常规非ＳＯＩ衬底的绝缘层上形成的硅岛（１２），并具有包括第一和第二侧表面的四个侧表面。在邻接与第一和第二侧表面垂直的第三和第四侧表面的衬底部分上形成源和漏区（２８）。该包覆栅结构提供了在沟道区内更好和更快的电势控制，其导致陡峭的亚阈值斜度和对“体到源”电压的低灵敏度。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术总体涉及金属氧化物半导体场效应晶体管(MOSFET)的制造，尤其涉及具有包覆栅结构的MOSFET器件。
技术介绍
对与超大规模集成半导体器件有关的高性能和密度的需求增长要求高速度和可靠性以及增加制造生产量，以具有竞争力。在加工期间通常用体硅起始材料、绝缘体上的硅(silicon on insulator，SOI)起始材料或由体半导体起始材料形成的SOI材料来形成包括晶体管的集成电路。在起始材料(即衬底)上形成栅介电层，通常为氧化物，和在栅介电层上形成栅电极，通常为多晶硅。通常通过离子注入在衬底中形成源区和漏区，在栅电极下面的区域用作源区和漏区之间的沟道区。随着器件尺寸的缩小，工业界已经关注新的问题和挑战，并没有伴随着具有较小密度的较大器件的特征。其中，主要的挑战就是实现对衬底电势的更好栅控制，用于更陡峭的亚阈值斜度和对于“体到源”电压的更低灵敏度，以增加有效栅宽度，以改善短沟道效应和降低纽结效应(kink effect)。因此，需要新的晶体管操作设计，提供对上述问题和挑战的解决方案。
技术实现思路
本专利技术的目的是提供一种改进的晶体管结构，其提供了衬底电势的改进栅控制、陡本文档来自技高网...

【技术保护点】
一种半导体器件，包括：具有上表面和基本上彼此平行的第一和第二侧表面的衬底；布置在所述衬底内的、在所述第一和第二侧表面之间的沟道区；形成在所述衬底中并由所述沟道区间隔开的源／漏区；和布置在所述衬底的所述上表面和所述第一和第二侧表面上的栅电极，其间具有栅介电层。

【技术特征摘要】
【国外来华专利技术】US 2001-9-21 09/961,0101.一种半导体器件，包括具有上表面和基本上彼此平行的第一和第二侧表面的衬底；布置在所述衬底内的、在所述第一和第二侧表面之间的沟道区；形成在所述衬底中并由所述沟道区间隔开的源/漏区；和布置在所述衬底的所述上表面和所述第一和第二侧表面上的栅电极，其间具有栅介电层。2.权利要求1的半导体器件，所述衬底还具有基本上彼此平行并基本上垂直于所述第一和第二侧表面的第三和第四侧表面，其中分别在所述上表面的第一和第二部分中形成所述源/漏区，所述上表面的所述第一和第二部分分别邻接所述衬底的所述第三和第四侧表面并由所述沟道区间隔开。3.权利要求2的半导体器件，其中所述沟道区从所述第一侧表面延伸到所述第二侧表面。4.权利要求2的半导体器件，其中所述源/漏区从所述上表面的所述第一和第二部分分别延伸到所述衬底的所述第三和第四侧表面。5.权利要求4的半导体器件，其中所述源区还延伸到邻接所述第三表面和所述衬底的所述上表面的第一部分的所述第一和第二侧表面的第一部分，和所述漏区还延伸到邻接所述第四表面和所述衬底的所述上表面的第二部分的所述第一和第二侧表面的第二部分。6.权利要求5的半导体器件，还包括分别形成在所述衬底的所述上表面和所述第一和第二侧表面中的、在所述沟道区与所述源区和漏区之间的源/漏延伸区。7.权利要求6的半导体器件，还包括覆盖所述衬底的层间介电层；和从所述层间介电层延伸到所述源/漏区的源/漏接触。8.权利要求1的半导体器件，其中所述衬底是绝缘体上硅(SOI)衬底的一部分。9.权利要求8的半导体器件，其中所述衬底是布置在所述SOI衬底的绝缘层上的硅岛。10.权利要求1的半导体器件，其中所述栅介电层是高k材料。11.一种半导体器件，包括设置在于半导体衬底中形成的源区和漏区之间的沟道区；设置在所述沟道区上的栅电极；和从所述栅电极延伸到所述半导体衬底的第一和第二侧表面的栅延伸区，所述第一和第二侧表面位于所述沟道区的相对端。12.权利要求11的半导体器件，还包括在所述沟道区和所述栅电极/栅延伸区之间的栅介电层。13.权利要求12的半导体器件，所述半导体衬底具有第三和第四侧表面，其中在邻接所述第三和第四侧表面的所述上表面的第一和第二部分中分别形成所述源/漏区。14.权利要求13的半导体器件，其中所述源/漏区从所述上表面的所述第一和第二部分分别延伸到所述第三和第四侧表面。15.一种半导体器件的制造方法，包括步骤形成具有上表面与第一和第二侧表面的衬底；在所述衬底中形成其间具有沟道区的源区和漏区；在所述衬底的所述上表面和所述第一和第二侧表面上形成栅氧化物以覆盖所述沟道区；和在所述栅氧化物上形成栅电极以使所述栅电极自所述衬底的所述上表面和所述第一和第二侧表面覆在所述沟道区上。16.权利要求15的方法，形成所述衬底的步骤包括在所述衬底的所述上表面上形成第一掩模层，和蚀刻所述衬底以形成所述第一和第二侧表面。17.权利要求16的方法，所述蚀刻步骤还包括蚀刻所述衬底以形成第三和第四侧表面的步骤。18.权利要求17的方法，形成所述源区和漏区的所述步骤包括步骤在所述衬底的所述上表面上形成第二掩模层以选择性地暴露所述第三和第四侧表面和邻接衬底的所述第三和第四侧表面的所述上表面和所述第一和第二侧表面部分；和通过气相掺杂、等离子掺杂或成角度离子注入，在所述第三和第四侧表面和所述衬底的所述上表面和所述第一和第二侧表面的所述暴露部分中形成所述源区和漏区。19.权利要求18的方法，包括形成牺牲层以选择性暴露所述第三和第四侧表面和邻接衬底的所述第三和第四侧表面的所述上表面和所述第一和第二侧表面的所述部分；在所...

【专利技术属性】
技术研发人员：朴炳柱，古川俊治，杰克曼德尔曼，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]