不对称晶体结构存储单元制造技术

提供不对称晶体结构存储单元及其制造方法。该方法包括：形成底部电极；在底部电极上形成具有多晶结构的电脉冲变化电阻（ＥＰＶＲ）第一层；邻近第一层形成具有纳米晶或非晶结构的ＥＰＶＲ第二层；以及覆在第一和第二ＥＰＶＲ层上形成顶部电极。ＥＰＶＲ材料包括ＣＭＲ、高温超导体（ＨＴＳＣ），或钙钛矿金属氧化物材料。在一种情况下，在５５０和７００℃之间的温度范围内用金属有机旋涂（ＭＯＤ）工艺淀积ＥＰＶＲ第一层。在小于或等于第一层的淀积温度的温度下形成ＥＰＶＲ第二层。在去除溶剂步骤之后，在小于或等于５５０℃的温度下形成ＭＯＤ淀积的ＥＰＶＲ第二层。

【技术实现步骤摘要】

本专利技术总的涉及到集成电路(IC)存储器件，并且更具体地涉及到一种不对称晶体结构存储电阻元件及其制造方法。
技术介绍
通常，使用存储电阻器材料，如超大磁致电阻(CMR)材料，的存储单元采用未经图案化的大的导电底部电极、未经图案化的CMR材料以及相对较小的顶部电极制成。这些器件在有限的一些应用中起作用，但是因为存储单元尺寸相对较大，所以它们不适用于高密度存储器阵列应用。因为CMR材料的电阻在多数情况下保持恒定，CMR材料可以说具有非易失特性。但是，当高电场感应电流流过CMR材料时，可以导致CMR电阻改变。在编程过程中，在靠近电极的高电场区域处的存储电阻器的电阻率首先改变。实验数据表明，在称为A端的阴极处材料的电阻率增加，而在称为B端的阳极处材料电阻率减小。在擦除过程中，脉冲极性反转，即阴极和阳极的指定被反转。因而，靠近A端的材料的电阻率减小，而靠近B端的电阻率增加。随着对单元存储器需求的增加，减少阵列中单元的尺寸的动力也越加强烈。但是，较小的部件尺寸使得器件对工艺容差更为敏感。由于工艺容差，甚至相当小的物理不对称的器件都不能实用。然而，分析(下面给出)表明，所制造的十分对称的存储单元将不能正常工作。即使这些几何对称器件可以被编程，但是从高电阻状态到低电阻状态的净电阻变化相对小。可以不管工艺的容许构建具有足够几何不对称性的存储单元，以保证有充分的电阻状态改变。但是，这样的设计会增加制造步骤的数量及其复杂性。如果在存储电阻存储单元中，部件能够设计成允许适当的编程和擦除操作而不管器件的几何对称性将是很有优势的。
技术实现思路
本专利技术描述了一种适用于非易失性存储器阵列和模拟电阻应用的薄膜电阻存储器件。即使被制作成电阻非易失、超小尺寸、结构几何对称的存储单元，其可以被可靠地编程。本专利技术依赖于一种不对称晶体结构。因而，提供一种用于形成不对称晶体结构存储单元的方法。该方法包括形成底部电极；在底部电极上形成具有多晶结构的电脉冲变化电阻(EPVR)第一层；邻近第一层形成具有纳米晶或非晶结构的EPVR第二层；以及在EPVR第一和第二层上形成顶部电极。例如，第二层可以叠加在第一层上。EPVR材料的例子包括CMR、高温超导体(HTSC)、或钙钛矿型金属氧化物材料。在本方法的一个方面，利用金属有机旋涂(MOD)工艺在550-700℃温度范围内淀积EPVR第一层。邻近第一层形成EPVR第二层一般意味着在小于或等于第一层的淀积温度的温度下形成第二层。因此，在加热MOD淀积的EPVR第一层以去除溶剂的附加步骤之后，在小于或等于550℃的温度下形成MOD淀积的EPVR第二层。该方法还包括施加电场到EPVR第一和第二层；以及响应于电场的脉冲宽度选择性调整EPVR第一和第二层的电阻。更具体地，响应于脉冲宽度小于400纳秒(ns)的第一脉冲电场，调整EPVR第一层的电阻。但是，响应于第一脉冲电场，EPVR第二层的电阻保持恒定。在其它方面，该方法包括施加脉冲宽度比第一电场大的第二脉冲电场到EPVR第一和第二层；以及响应于第二脉冲电场，在EPVR第一和第二层中建立一个低电阻区域。上述方法和不对称晶体结构存储单元的其它详细情况将在下面论述。附图说明图1A和1B是在编程(图1A)和擦除(图1B)操作过程中存储单元的局部横截面视图。图2A和2B是存储单元的局部横截面视图，其中，存储电阻器具有圆柱形形状，并且嵌入氧化物或任何合适的绝缘体中。图3是本专利技术的不对称晶体结构存储单元的局部横截面视图。图4A和4B分别表示本专利技术的存储单元到低电阻和高电阻状态的编程。图5是表示用于形成不对称晶体结构存储单元的本专利技术的方法的流程图。具体实施例方式图1A和1B是在编程(图1A)和擦除(图1B)操作过程中存储单元的局部横截面视图。顶部和底部电极相同，并且存储电阻材料整体均匀。如果器件的几何结构能够做得十分对称，当施加负电场(图1A)或正电场(图1B)时，在高电阻状态，净电阻将保持恒定。注意，电场相对于顶部电极决定。即，从顶部电极感应电场。在这种情况下，编程是不可能的。因此，几何对称的器件结构，如图1A和1B中所示的结构，不实用。更具体地，在电场存在情况下，几何对称存储单元在电极附近(区域A和B)具有高电流密度，而在器件地中心部分具有低电流密度。结果，在顶部和底部电极附近的CMR材料的电阻率被改变。例如，如果在顶部电极附近的存储电阻器材料的电阻率增加，而底部电极附近的存储电阻器材料的电阻率减少，可进行编程使存储单元处于高电阻状态。当施加到顶部电极的电脉冲的极性反转(变成正脉冲，图1B)，在顶部电极附近的材料(区域A)变成低电阻(RL)，而在底部电极附近的材料(区域B)变成高电阻(RH)。但是，存储电阻的总电阻保持相同，仍然处于高电阻状态。因此，不可能将存储电阻器编程到低电阻状态。由于区域A和区域B分别非常靠近顶部和底部电极，并且它们的厚度可以薄到10纳米(nm)，上述效应可能被错误地归类为界面效应。但是，存储不是界面特性的改变，而是体电阻率的变化。图2A和2B是存储单元的局部横截面视图，其中，存储电阻器具有圆柱形形状，并且嵌入氧化物或其它合适的绝缘体中。在顶部和底部电极附近的电场强度高。由于顶部电极附近的电场方向与底部电极附近的电场方向相反，顶部电极附近的存储电阻器材料的电阻率增加，而底部电极附近的存储电阻器材料的电阻率减少。结果，不管施加正还是负脉冲到顶部电极，存储电阻都被编程到高电阻状态。再次，几何对称结构不适用于电阻器存储单元。图3是本专利技术的不对称晶体结构存储单元的局部横截面视图。本专利技术描述了一种存储单元，该存储单元在存储膜不依靠不对称几何器件特征来保证适当的存储(电阻改变)操作的意义上，可以是几何对称的。换言之，膜依靠材料结构中的物理不对称特征来确保可靠的存储操作。单元400包括底部电极402和叠加于底部电极402之上的具有多晶结构的EPVR材料第一层404。EPVR第二层406邻近第一层404，具有纳米晶或非晶结构。例如(已示出)，第二层406可以叠加在第一层404之上。作为选择之一(未示出)，第一层404可以叠加在第二层406上。顶部电极408叠加在EPVR第一和第二层404/406上。单元400可以嵌入到氧化物或其它电绝缘材料410中。EPVR第一和第二层404/406是诸如CMR、HTSC或钙钛矿金属氧化物材料之类的材料。底部电极402是诸如Pt、TiN、TaN、TiAlN、TaAlN、Ag、Au或Ir的材料。同样地。顶部电极408可以是Pt、TiN、TaN、TiAlN、TaAlN、Ag、Au或Ir。纳米晶结构理解为多晶结构，其中平均晶粒尺寸在纳米范围内、小于一个纳米，或具有比层404的多晶结构差的晶体结构。EPVR第一层404和EPVR第二层406响应脉冲电场具有可选择的电阻。即，总电阻或复合电阻可是选择的。在一方面，EPVR第一层404响应第一脉冲电场具有可选择的电阻。在有些方面，响应于施加0.1兆伏每厘米(MV/cm)到0.4MV/cm范围内的负的第一电场，EPVR第一层404具有在100欧姆-10兆欧(Mohoms)范围内可选择的电阻。在其它方面，响应于施加0.1兆伏每厘米(MV/cm)到0.4MV/cm范围内的正的第一电场，EPVR第一本文档来自技高网...

【技术保护点】
用于形成不对称晶体结构存储单元的方法，该方法包括：形成底部电极；覆在底部电极上形成具有多晶结构的电脉冲变化电阻（ＥＰＶＲ）材料第一层；邻近第一层形成ＥＰＶＲ第二层，ＥＰＶＲ第二层具有从包括纳米晶体和非晶体的组中选取的 结构；以及覆在ＥＰＶＲ第一和第二层上形成顶部电极。

【技术特征摘要】
US 2003-5-21 10/4427491.用于形成不对称晶体结构存储单元的方法，该方法包括形成底部电极；覆在底部电极上形成具有多晶结构的电脉冲变化电阻(EPVR)材料第一层；邻近第一层形成EPVR第二层，EPVR第二层具有从包括纳米晶体和非晶体的组中选取的结构；以及覆在EPVR第一和第二层上形成顶部电极。2.权利要求1的方法，其中，形成具有多晶结构的EPVR第一层包括在高于550℃的温度下，利用金属有机旋涂(MOD)工艺淀积EPVR第一层。3.权利要求2的方法，其中，在高于550℃的温度下淀积EPVR第一层，包括在550-700℃温度范围内用MOD工艺淀积EPVR第一层。4.权利要求1的方法，其中，邻近第一层形成EPVR第二层，EPVR第二层具有从包括纳米晶体和非晶体的组中选取的结构，该过程包括在小于或等于第一层的淀积温度的温度下形成第二层。5.权利要求3的方法，进一步包括加热MOD淀积形成的EPVR第一层以去除溶剂；以及其中，邻近第一层形成EPVR第二层，EPVR第二层具有从包括纳米晶体和非晶体的组中选取的结构，该过程包括在小于或等于550℃的温度下于第一层上形成第二层。6.权利要求1的方法，进一步包括施加电压脉冲到EPVR第一和第二层；以及响应于脉冲宽度，选择性调整EPVR第一和第二层的电阻。7.权利要求6的方法，其中施加电压脉冲到EPVR第一和第二层包括施加第一电压脉冲；以及其中，响应于电压脉冲的脉冲宽度，选择性调整EPVR第一和第二层的电阻包括响应于第一电压脉冲，调整EPVR第一层中的电阻；以及保持EPVR第二层中的电阻.8.权利要求7的方法，其中，施加电压脉冲到EPVR第一和第二层包括施加负的第一电压脉冲到顶部电极；以及其中，响应于第一电压脉冲调整EPVR第一层的电阻包括响应于负的第一电压脉冲，在EPVR第一层中建立高电阻区。9.权利要求7的方法，其中，施加电压脉冲到EPVR第一和第二层包括施加正第一电压脉冲到顶部电极；以及其中，响应于第一电压脉冲调整EPVR第一层的电阻包括响应于正第一电压脉冲，在EPVR第一层中建立低电阻区。10.权利要求7的方法，进一步包括施加脉冲宽度大于第一电压脉冲的第二电压脉冲到EPVR第一和第二层；以及其中，响应于电压脉冲的脉冲宽度选择性调整EPVR第一和第二层的电阻包括响应于第二电压脉冲在EPVR第一和第二层中建立低电阻状态。11.权利要求10的方法，其中，响应于电压脉冲的脉冲宽度选择性调整EPVR第一和第二层的电阻，包括响应于第二电压脉冲在EPVR第一层中建立低电阻状态。12.权利要求11的方法，其中，邻近第一层形成具有从包括纳米晶体和非晶体的组中选取的结构的EPVR第二层包括形成非晶结构；以及其中，响应于电压脉冲的脉冲宽度选择性调整EPVR第一和第二层的电阻包括响应第二电压脉冲，保持非晶EPVR第二层的电阻状态。13.权利要求7的方法，其中，施加第一电压脉冲到EPVR第一和第二层包括施加脉冲宽度小于400纳秒(ns)的第一电场。14.权利要求13的方法，其中，施加脉冲宽度小于400纳秒的第一电场包括使用1ns到400ns范围内的脉冲宽度。15.权利要求10的方法，其中，施加第二电压脉冲到EPVR第一和第二层包括施加脉冲宽度大于400纳秒的第二电场。16.权利要求15的方法，其中，施加脉冲宽度大于400纳秒的第二电场包括使用400ns到10微秒(μs)范围内的脉冲宽度。17.权利要求8的方法，其中，施加负的第一电压脉冲包括施加0.1兆伏每厘米(MV/cm)到0.4MV/cm范围内的脉冲电场；以及其中，响应第一电压脉冲调整EPVR第一层的电阻包括响应负的第一电压脉冲，在100欧姆到10兆欧(Mohms)范围内调整电阻。18.权利要求11的方法，其中，施加第二电压脉冲包括施加0.05MV/cm到0.5MV/cm范围内的电场；以及其中，响应第二电压脉冲在EPVR第一层中建立低电阻状态包括建立电阻小于1000欧姆的EPVR第一层。19.权利要求12的方法，其中，施加第二电压脉冲包括施加0.05MV/cm到0.5MV/cm范围内的电场；以及其中，保持EPVR第二层中的电阻包括保持EPVR第二层中的电阻小于1000欧姆。20.权利要求7的方法，其中响应第一电压脉冲保持EPVR第二层的电阻状态包括保持电阻在2倍内。21.权利要求12的方法，其中响应第二电压脉冲保持非晶EPVR第二层的电阻状态包括保持该电阻在2倍内。22.权利要...

【专利技术属性】
技术研发人员：许胜藤，李廷凯，DR埃范斯，庄维佛，潘威，
申请(专利权)人：夏普株式会社，
类型：发明
国别省市：JP[日本]