深沟渠电容器以及电阻之同时形成制造技术

一种小型电阻系利用与形成一ＤＲＡＭ单元之一沟渠电容器所使用之步骤相同的许多步骤而加以形成于一集成电路之中，特别是在掺杂该基板以形成该电容器之底部平板的步骤之后，于该沟渠内部沉积一重掺杂之锗层，再于该沟渠中沉积具有所需电阻率之多晶硅，然后，移除该锗层并留下足够在该沟渠底部形成一欧姆接触的锗层。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术所属之领域系为集成电路加工，包括具有电阻之电路。
技术介绍
当一电路需要一电阻时，传统之加工系会使用一多晶硅条、或者是在基板中之一植入区域，而尺寸以及掺杂的量系会加以设定以产生该所需的电阻值。但这两种方法系皆为平面的，并且需要实质的芯片区域，以及额外的加工步骤，才能产生一不同于多晶硅互连或源极以及漏极之电阻率的电阻率。再说，随着IC尺寸的缩减，一平面电阻所需要的额外面积更是变成一种负担。
技术实现思路
本专利技术系相关于一种形成铅直电阻的方法，其系使用在一DRAM中用以形成一深沟渠电容器的步骤。本专利技术之特色在于，在一深沟渠中使用一锗衬层，而其系可选择性地加以移除，以在位于该沟渠中之一铅直电阻构件与该基板之间进行绝缘，但却同时能与该沟渠之底部进行欧姆接触。附图说明第1图其系显示根据本专利技术而加以架构之一电阻的部分概要、部分绘制形式之一剖面图；第2图其系显示在程序中，主要步骤之部分概要、部分绘制形式的一剖面图；第3图其系显示被架构为与第1图之该电阻平行的一电容器的部分概要、部分绘制形式之一剖面图；以及第4图其系显示根据本程序而加以架构之图式形式的一组电阻。具体实施例方式现本文档来自技高网...

【技术保护点】
一种于一半导体基板中形成至少一实质上铅直之电阻的方法，其包括下列步骤：准备该基板；于该基板中蚀刻一沟渠，并到达一单元深度；于该沟渠之下部的外侧形成一埋藏导电平板；沉积具有一第一极性的一已掺杂锗层于该沟渠之内壁 之上；将电阻材质沉积于该沟渠的范围之内，并与该已掺杂锗层相接触；以及对该电阻材质进行选择而移除该已掺杂锗层并留下该已掺杂锗层的一底部部分，以作为该电阻材质以及该埋藏平板间的一欧姆接触，藉此，该电阻材质系会包括一电阻，而该电阻 系于其顶部表面具有一第一接触，并且具有一第二接触连接至该埋藏平板。

【技术特征摘要】
US 2001-12-12 10/016,0161.一种于一半导体基板中形成至少一实质上铅直之电阻的方法，其包括下列步骤准备该基板；于该基板中蚀刻一沟渠，并到达一单元深度；于该沟渠之下部的外侧形成一埋藏导电平板；沉积具有一第一极性的一已掺杂锗层于该沟渠之内壁之上；将电阻材质沉积于该沟渠的范围之内，并与该已掺杂锗层相接触；以及对该电阻材质进行选择而移除该已掺杂锗层并留下该已掺杂锗层的一底部部分，以作为该电阻材质以及该埋藏平板间的一欧姆接触，藉此，该电阻材质系会包括一电阻，而该电阻系于其项部表面具有一第一接触，并且具有一第二接触连接至该埋藏平板。2.根据权利要求第1项所述之方法，其中该至少一电阻系包括一至少两电阻的组；以及更进一步包括下列步骤植入具有该第一极性且延伸接触该至少两电阻之埋藏平板的一水平导电材质层，藉此，该第二接触系共同于该至少两电阻的组。3.根据权利要求第2项所述之方法，其中该对该电阻材质进行选择而移除该已掺杂锗层之步骤，系分别地执行于该组的一第一以及一第二次组之上，藉此，于该第一次组中之该已掺杂锗层的一底部部分系会具有与该第二次组之该已掺杂锗层的一底部部分不同的一铅直延伸，并因此，该第一次组的每一构件系具有与该第二次组之构件不同的一电阻值。4.一种于一半导体基板中同时形成一实质上铅直之电阻组以及一实质上铅直之电容器组的方法，其包括下列步骤准备该基板；于该基板中蚀刻一沟渠组，并到达一单元深度，该沟渠组系包括一电阻次组，以形成该电阻组，以...

【专利技术属性】
技术研发人员：AB查克拉瓦蒂，SN查克拉瓦蒂，I麦克斯泰，汪光宏，
申请(专利权)人：因芬尼昂技术股份公司，国际商业机器公司，
类型：发明
国别省市：DE[德国]