半导体器件中的高频信号隔离制造技术

一种半导体器件（２０）包括由一个埋置的ｎ型阱（２５）和一个ｎ型阱环（２４）在一个衬底（２１）中形成的一个被隔离的ｐ型阱（２２）。该ｎ型阱环（２４）从所述半导体器件（２０）的一个表面延伸到所述埋置的ｎ型阱（２５）。所述被隔离的ｐ型阱（２２）包括多个从所述半导体器件（２０）的所述表面延伸到所述被隔离的ｐ型阱（２２）中并与所述埋置的ｎ型阱（２５）接触的ｎ型阱栓（２７）。所述多个ｎ型阱栓（２７）降低ｎ型阱电阻，从而针对高频信号提供更好的噪声隔离。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术总体上涉及半导体器件，尤其涉及半导体器件中的高频信号隔离。
技术介绍
为了降低集成电路设计的成本，希望在单个集成电路上包括尽可能多的功能。例如，在低成本无线通信系统中，希望在作为数字逻辑电路的同一个集成电路上包括射频电路。但是，数字逻辑电路产生的噪声会被注入敏感的RF电路模块比如锁相环(PLL)和低噪放大器电路中。从概念上，理想的法拉第笼可屏蔽外部电磁干扰，提供有效的信号隔离。在集成电路中，掺杂(注入)形成的阱(implanted well)用来降低噪声效应并提供信号隔离。在用p型衬底进行的CMOS双阱工艺中，n型阱和p型衬底之间的pn结对PMOS提供了某种程度的信号隔离。NMOS的信号隔离是这样实现的用深n+掺杂(注入)(deep n+implant，DNW)和n型阱一道形成被隔离的p型阱(IPW)穴(pocket)，这有时候被称为三阱工艺。用来在集成电路中近似形成法拉第笼的掺杂阱降低了噪声效应。但是，掺杂阱的使用在高RF频率不能提供充分的信号隔离。图1图示了现有技术的半导体器件10的顶视图，图2图示了图1的现有技术半导体器件10的剖面图。半导体器件10具有一个p型衬本文档来自技高网...

【技术保护点】
一种半导体器件，包括：一个衬底；一个在该衬底中的埋置的ｎ型阱；以及一个从该半导体器件的表面延伸到所述埋置的ｎ型阱并与该埋置的ｎ型阱接触的ｎ型阱环，其中，该ｎ型阱环和所述埋置的ｎ型阱形成一个被隔离的ｐ型 阱，该被隔离的ｐ型阱包括：多个从所述表面延伸到所述被隔离的ｐ型阱中并与所述埋置的ｎ型阱接触的ｎ型阱栓。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：杨笃，苏曼K班纳吉，雷纳托玛，艾伦杜瓦利特，
申请(专利权)人：自由度半导体公司，
类型：发明
国别省市：US[美国]