使用低介电常数材料膜的半导体器件及其制造方法技术

本发明专利技术提供一种使用除硅以外的低介电常数基片、可适应工作速度提高的半导体器件。设置由基片（１１）和比介电常数低于硅的低介电常数材料膜（１２）构成的基体（１０）。在基体（１０）表面上，通过粘接包含ＭＯＳ晶体管（３０）的半导体元件层来迭层。ＭＯＳ晶体管（３０）用岛型单晶Ｓｉ膜（３１）形成，埋设于绝缘膜（１５）、（１６）、（１７）的内部。在半导体元件层之上形成多层布线结构（１８），与ＭＯＳ晶体管（３０）电连接。基体（１０）的里表面形成起到信号返回路径功能的电极（２０）。还可以替代在基体（１０）上形成电极（２０），在基体（１０Ａ）的里表面配置多个电极（２０Ａ）将基体（１０Ａ）构成为插入式选择指。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体器件及其制造方法，进而言之，涉及一种使用包含比介电常数比硅(Si)低的低介电常数材料膜的基体来谋求工作速度高速化的半导体器件、以及该半导体器件的制造方法。
技术介绍
以往，作为适应半导体器件上搭载的半导体元件的微细化、高集成化的技术之一，已知有SOI(Silicon On Insulator)技术(绝缘体硅技术)。该技术为在绝缘性基片上形成单晶硅膜的技术，由于可几乎完全地进行半导体元件间的绝缘分离，因而具有下列优点(i)易于适应半导体元件的微细化、高集成化；(ii)能降低半导体元件和基片间的寄生电容，从而能容易地适应工作速度高速化。此外，最近的半导体器件随着半导体元件的微细化、高集成化，工作速度也进一步高速化，半导体元件的工作频率已进入到GHz数量级。而且，不仅高集成化正在进行，半导体器件的芯片(即半导体芯片)的大小本身也进一步扩大，因此，相互连接半导体芯片上半导体元件的布线(芯片布线)、基片的特性(例如布线电阻、布线和基片的寄生电容等)，对半导体器件的性能越来越起到决定性作用。因此，最近的半导体器件中，为了降低布线本身的电阻，从铝质(Al)布线向铜质(Cu)布线转移。而且，为了降低寄生电容来抑制信号的传播延迟，还采用介电常数低(例如，比介电常数在3以下)的绝缘材料膜作为层间绝缘膜，同时布线结构也从单层布线向多层布线结构转移。利用上述各项现有技术，能够在某种程度上适应工作速度的高速化。但工作频率一旦进入GHz数量级，则即便采用上述各项现有技术也变得不容易实现。其理由是，因为单晶硅基片其本身具有的寄生电阻以及寄生电容所造成的信号传输延迟变得明显。要适应GHz数量级的工作频率，若采用单晶硅基片以外的半导体基片(例如GaAs基片)是可能的。但会产生制造成本提高、无法提高集成度等其他问题。专利技术的公开因此，本专利技术的目的在于，提供一种能够以合理成本适应GHz数量级工作频率、且不产生对集成度限制的半导体器件及其制造方法。本专利技术的另一目的在于，提供一种使用具有比介电常数低于硅的低介电常数材料膜的基体，从而可适应GHz数量级工作频率的半导体器件及其制造方法。本专利技术的又一目的在于，提供一种即便随半导体器件(芯片)大小的扩大和工作速度的提高，所处理信号的波长接近布线长度，对其也能应对的半导体器件及其制造方法。这里未明确提及的本专利技术的其他目的，由下文的说明将会变得清楚。本专利技术的半导体器件，具备(a)具有第一面和位于该第一面相反一侧的第二面、并包含比介电常数低于硅的低介电常数材料膜的基体；(b)直接或介在其他层形成于所述基体的所述第一面上、含有半导体元件的第一半导体元件层；(c)直接或介在其他层形成于所述第一半导体元件层上面的第一布线层；以及(d)形成于所述基体的所述第二面的电极，所述第一半导体元件层的所述半导体元件，用形成为岛型的半导体膜形成，并且埋设于所述第一半导体元件层中所形成的绝缘膜的内部。本专利技术的半导体器件，将第一半导体元件层直接或介在其他层形成于包含比介电常数低于硅的低介电常数材料膜的基体的第一面，将第一布线层直接或介在其他膜形成于该第一半导体元件层上面。而将电极形成于基体的第二面。而且，第一半导体元件层的半导体元件利用形成为岛型的半导体膜构成，并且埋设于第一半导体元件层中所形成的绝缘膜的内部。因此，可以采用常规所用的成本低于GaAs等化合物半导体膜的硅膜，作为半导体元件形成所用的半导体膜，而且，还能将该硅膜用量(面积)抑制为该半导体元件形成所需的最低限度。换言之，可以将硅膜引起的信号传输延迟抑制为最低限度。另一方面，基体只要对包含半导体元件的第一半导体元件层、第一布线层和电极加以支持就行，也就是说不直接用于半导体元件的形成，因而可以用比介电常数低于硅的任意低介电常数材料膜来形成。因而，可以合理的成本适应GHz数量级的工作频率，同时不对集成度形成限制。此外，将电极形成于基体的第二面，因而该电极形成经过第一布线层所传送信号的所谓“返回路径”。因而，即便随着半导体器件尺寸的扩大或工作速度的提高，所处理信号的波长接近布线长度，也可以对其加以应对。本专利技术的半导体器件中，所述基体的低介电常数材料膜可以用比介电常数低于硅的任意材料，例如氧化铝(Al2O3)、碳化硅(SiC)、金刚石、蓝宝石、氮化铝(AlN)、玻璃、或塑料等有机材料，还可以用多孔SOG或塑料材料这类多孔无机材料或多孔有机材料等来形成。所述低介电常数材料膜，最好是采用已知为所谓“低k材料”的任意材料(例如HSQ、SiOF、有机SOG、BCB、SILK、多孔材料、聚酰亚胺、特氟龙(日文テフロン，注册商标)等)。本专利技术半导体器件的优选例中，所述基体包括由绝缘体、半导体或金属制成的基片，该基片上形成有所述低介电常数材料膜。本例中，所述低介电常数材料膜其本身不需要刚性，因而其优点在于，所述低介电常数材料膜其选择范围广，容易根据用途选定最佳材料。就所述基片而言，可以优选采用Cu、Al等金属片，但也可以采用塑料等有机材料膜(绝缘体或半导体)或安装用膜、玻纤环氧基片等安装用基片(绝缘体)。而且，所述低介电常数材料膜和所述基片的数目都可以不止1个。也就是说，也可以是用多个所述低介电常数材料膜或多个所述基片的3层或以上的迭层结构。所述基体，如果所具有的刚性达到至少可支持所述第一半导体元件层和所述第一布线层程度的话，则也可以仅由所述低介电常数材料膜形成。这种情形其优点是所述基体构成简单。本专利技术半导体器件其他优选例中，所述第一半导体元件层埋设所述半导体元件的所述绝缘膜，与所述基体的所述第一面相对配置。或者，所述第一半导体元件层与埋设所述半导体元件的所述绝缘膜相反一侧的面，与所述基体的所述第一面相对配置。本专利技术半导体器件其他优选例中，还具备配置在所述基体的所述第一面和所述第一半导体元件层间的第二半导体元件层或第二布线层，所述第一半导体元件层介在所述第二半导体元件层或所述第二布线层形成于所述基体的所述第一面上面。或者，还具备配置在所述第一半导体元件层和所述第一布线层间的第二半导体元件层或第二布线层，所述第一布线层介在所述第二半导体元件层或所述第二布线层形成于所述第一半导体元件层上面。本专利技术半导体器件其他优选例中，所述第一半导体元件层的所述半导体元件，为形成于岛型的所述半导体膜的场效应晶体管，该场效应晶体管具有在所述半导体膜单侧形成的第一栅极电极和在与该第一栅极电极相反一侧形成的第二栅极电极。该例其优点在于，与1个栅极电极的情形相比可加快工作速度，而且可防止短隧道效应所造成的漏电流。本专利技术半导体器件其他优选例中，所述第一半导体元件层的所述半导体元件，为形成于岛型的所述半导体膜的场效应晶体管，该场效应晶体管具有在所述半导体膜单侧形成的第一栅极电极。该例其优点是，与2个栅极电极的情形相比，所述半导体元件的构成及其制法简单。所述场效应晶体管的所述第一栅极电极，相对于岛型的所述半导体膜配置于所述基体一侧。本专利技术半导体器件其他优选例中，具有贯通所述基体的埋入式布线，同时所述电极形成为与所述埋入式布线接触，由此实现作为插入式选择指(Interposer)的功能。本专利技术的半导体器件制造方法，包括下列工序所组成(a)形成基体的工序，该基体具有第一面和位于该第一面相反一侧本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于，具备：（ａ）具有第一面和位于该第一面相反一侧的第二面、并包含比介电常数低于硅的低介电常数材料膜的基体；（ｂ）直接或介在其他层形成于所述基体的所述第一面、含有半导体元件的第一半导体元件层；（ ｃ）直接或介在其他层形成于所述第一半导体元件层的上面的第一布线层；以及（ｄ）形成于所述基体的所述第二面的电极，所述第一半导体元件层的所述半导体元件，用形成为岛型的半导体膜形成，并且埋设于所述第一半导体元件层中所形成的绝缘膜的 内部。

【技术特征摘要】
JP 2001-11-5 340076/20011.一种半导体器件，其特征在于，具备(a)具有第一面和位于该第一面相反一侧的第二面、并包含比介电常数低于硅的低介电常数材料膜的基体；(b)直接或介在其他层形成于所述基体的所述第一面、含有半导体元件的第一半导体元件层；(c)直接或介在其他层形成于所述第一半导体元件层的上面的第一布线层；以及(d)形成于所述基体的所述第二面的电极，所述第一半导体元件层的所述半导体元件，用形成为岛型的半导体膜形成，并且埋设于所述第一半导体元件层中所形成的绝缘膜的内部。2.如权利要求1所述的半导体器件，其特征在于，所述基体包括由绝缘体、半导体或金属制成的基片，该基片的上面形成有所述低介电常数材料膜。3.如权利要求1所述的半导体器件，其特征在于，所述基体仅由所述低介电常数材料膜形成。4.如权利要求1所述的半导体器件，其特征在于，所述第一半导体元件层埋设所述半导体元件的所述绝缘膜，与所述基体的所述第一面相对配置。5.如权利要求1所述的半导体器件，其特征在于，所述第一半导体元件层与埋设所述半导体元件的所述绝缘膜相反一侧的面，与所述基体的所述第一面相对配置。6.如权利要求1所述的半导体器件，其特征在于，还具有配置在所述基体的所述第一面和所述第一半导体元件层间的第二半导体元件层或第二布线层，所述第一半导体元件层介在所述第二半导体元件层或所述第二布线层形成于所述基体的所述第一面的上面。7.如权利要求1所述的半导体器件，其特征在于，还具有配置在所述第一半导体元件层和所述第一布线层间的第二半导体元件层或第二布线层，所述第一布线层介在所述第二半导体元件层或所述第二布线层形成于所述第一半导体元件层之上。8.如权利要求1所述的半导体器件，其特征在于，所述第一半导体元件层的所述半导体元件，为形成于岛型的所述半导体膜的场效应晶体管，该场效应晶体管具有在所述半导体膜单侧形成的第一栅极电极和在与该第一栅极电极相反一侧形成的第二栅极电极。9.如权利要求1所述的半导体器件，其特征在于，所述第一半导体元件层的所述半导体元件，为形成于岛型的所述半导体膜的场效应晶体管，该场效应晶体管具有在所述半导体膜单侧形成的第一栅极电极。10.如权利要求8所述的半导体器件，其特征在于，所述场效应晶体管的所述第一栅极电极，相对于岛型的所述半导体膜配置于所述基体一侧。11.如权利要求9所述的半导体器件，其特征在于，所述场效应晶体管的所述第一栅极电极，相对于岛型的所述半导体膜配置于所述基体一侧。12.如权利要求1所述的半导体器件，其特征在于，具有贯通所述基体的埋入式布线，同时所述电极与所述埋入式布线接触而形成，由此实现作为插入式选择指的功能。13.一种半导体器件的制造方法，其特征在于，包括下列工序(a)形成基体的工序，该基体具有第一面和位于该第一面相反一侧的第二面，并包含比介电常数低于硅的低介电常数...

【专利技术属性】
技术研发人员：小柳光正，
申请(专利权)人：佐伊科比株式会社，
类型：发明
国别省市：JP[日本]