【技术实现步骤摘要】
本专利技术涉及半导体制造
，尤其是涉及金属布线层间膜的淀积方法。
技术介绍
在目前的集成电路中，电气元件向着高度集成化的方向发展，因此要求各种电气元件的体积及相关之间的距离越来越小。随着尺寸的减小，布线间的高宽比(Aspect Ratio)变大，为了满足层间膜的埋入性，必须采用埋入性强的设备，如高密度等离子等。请参阅图1所示，在制造过程中，其步骤为首先，在芯片表面进行铝膜淀积，并同时在铝膜之上淀积氮化钛/钛薄膜层；接着，进行铝线刻蚀，选择性刻蚀掉部分氮化钛/钛薄膜层及铝淀积层；最后采用高密度等离子的方式进行层间膜淀积。采用上述方式，能够完成层间膜的淀积，满足层间膜的埋入性。采用这种新的设备也产生了新的问题。成膜时温度较高并且不宜控制，温度太高引起下面的铝布线发生合金及热迁移等而引起铝线中间产生空洞。而且因为高密度等离子方式的温度不易控制，等离子损伤大，容易造成器件的失效等问题。因此，为了既满足层间膜的埋入性又不会引起铝的空洞，我们就必须考虑其他更好的方法来解决现有的这些问题和矛盾。
技术实现思路
本专利技术的目的是通过金属布线层间膜的二步淀积法，减小金属线间的高宽比，从而改善层间膜的埋入性。为了完成以上专利技术目的，本专利技术金属布线层间膜的二步淀积法的实现步骤为第一步，在芯片表面上进行层间膜淀积；第二步，选择性刻蚀层间膜；第三步，进行金属膜淀积，在芯片的表面及上述层间膜上形成金属淀积层，并进行淀积氮化钛/钛薄膜；第四步，进行金属线刻蚀，选择性刻蚀淀积的氮化钛/钛薄膜层及金属层；第五步进行第二次的层间膜淀积。由于采用上述方法，本专利技术的层间膜具有较...
【技术保护点】
【技术特征摘要】
1.一种在芯片的金属布线上淀积层间膜的二步淀积法，其实现步骤为第一步，在芯片表面上进行层间膜淀积；第二步，选择性刻蚀层间膜；第三步，进行金属膜淀积，在芯片的表面及上述层间膜上形成金属淀积层，并同时淀积一层氮化钛/钛薄膜；第四步，进行金属线刻蚀，选择性刻蚀淀积...
【专利技术属性】
技术研发人员：施向东，姚亮，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。