半导体器件的制造方法技术

本发明专利技术提供在一个半导体衬底上形成具有不同深度的沟槽的技术，能够容易进行蚀刻工艺采用的光致抗蚀剂工艺，并且以较高的深度尺寸精度形成沟槽。在半导体衬底中形成第一膜的开口，露出半导体衬底的表面，通过开口蚀刻半导体衬底到较浅的沟槽的深度，然后用第二光致抗蚀剂图形覆盖单元区，并通过第一膜蚀刻外围区，形成较深的沟槽。由于在从第一膜中的开口中露出半导体衬底的表面的条件下进行蚀刻工艺，所以通过适当控制蚀刻条件可以以更高的深度尺寸精度形成具有不同深度的沟槽。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及在一个半导体衬底中由较浅的沟槽和较深的沟槽构成的半导体器件，更具体的，涉及能够以更高的深度尺寸精度形成浅沟槽来制造半导体器件的方法。
技术介绍
在例如存储器等半导体器件中，单元区和外围区通常放置在一个半导体衬底上，并且这些区域以不同的电压驱动。在这种半导体器件中，需要对应于驱动电压设计在每个区域中形成的用来隔离器件的器件隔离绝缘膜。更具体的，在利用更高驱动电压的外围区域中，器件隔离绝缘膜的膜厚度更厚，以便保证保持足够的抗击穿电压特性，用于器件隔离，在利用较低驱动电压的单元区中，器件隔离绝缘膜的膜厚度更薄，以便实现器件的小型化，而不是为器件隔离保证足够的抗击穿电压特性。特别是在最近几年，提出了通过在半导体衬底上形成沟槽并用绝缘膜填充沟槽提供的浅沟槽隔离(STI)绝缘膜，并且当采用STI作为器件隔离时，在外围区中形成具有较深沟槽的STI，并且在单元区中形成具有较浅沟槽的STI。这样，要求形成具有各自深度的各个沟槽，以便在一个半导体衬底上形成包括具有不同深度的STI的半导体器件。在日本专利待审公开No.2001-168184中公开了形成具有不同深度的沟槽的技术。参考图8A本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，包括：在半导体衬底的表面上形成具有多个开口图形的第一膜；在所述第一膜上提供多个开口，露出所述半导体衬底的表面；通过所述多个开口蚀刻所述半导体衬底，在所述半导体衬底的一部分中形成沟槽； 覆盖所述多个开口中的一部分开口；以及通过所述多个开口中的另一部分开口进一步蚀刻形成所述沟槽的半导体衬底的至少一部分，形成比所述沟槽更深的沟槽。

【技术特征摘要】
JP 2003-12-26 2003-4318071.一种制造半导体器件的方法，包括在半导体衬底的表面上形成具有多个开口图形的第一膜；在所述第一膜上提供多个开口，露出所述半导体衬底的表面；通过所述多个开口蚀刻所述半导体衬底，在所述半导体衬底的一部分中形成沟槽；覆盖所述多个开口中的一部分开口；以及通过所述多个开口中的另一部分开口进一步蚀刻形成所述沟槽的半导体衬底的至少一部分，形成比所述沟槽更深的沟槽。2.根据权利要求1的方法，还包括在所述在所述第一膜上提供所述多个开口以暴露出所述半导体衬底的表面之后，并且在所述通过所述多个开口蚀刻所述半导体衬底以在所述半导体衬底的一部分中形成沟槽之前，在所述第一膜中开口的所述多个开口的侧表面上形成侧壁，其中通过宽度被其上具有的所述侧壁进一步减小的开口蚀刻所述半导体衬底。3.根据权利要求1的方法，其中所述形成所述第一膜包括在所述半导体衬底的表面上依次形成二氧化硅膜和氮化硅膜，其中所述在所述第一膜上提供开口包括通过第一光致抗蚀剂图形蚀刻所述第一膜，并且其中所述覆盖所述多个开口的一部分包括在所述第一膜上形成第二光致抗蚀剂图形。4.根据权利要求2的方法，所述形成所述侧壁包括在所述半导体衬底的整个表面上形成第二膜；以及对之前形成的第二膜进行各向异性蚀刻，仅在所述开口的侧表面上留下所述第二膜。5.根据权利要求1的方法，其中在所述第一膜上提供所述多个开口，露出所述半导体衬底的表面中，满足以下关系2≤V1/V2≤3其中V1表示所述第一膜的蚀刻速度，V2表示所述半导体衬底的蚀刻速度。6.根据权利要求1的方法，其中在所述第一膜上提供所述多个开口以露出所述半导体衬底的表面中利用检测蚀刻所述第一膜的终点的方式，并且在检测到蚀刻终点之后进行预定时间的过蚀刻。7.根...

【专利技术属性】
技术研发人员：小槻一贵，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]